32位嵌入式RISC微处理器的设计

NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器，在指令系统级与Intel的80960KA完全兼容，具有自主版权，规模约30万等效门．在微体系结构上采用了RISC核心结构，提出了一种基于核心RISC微操作的设计方案，具有简单、通用、灵活的特征，而且为处理器开发更细粒度的并行性提供可能．结合多执行部件、流水执行和乱序执行等先进技术，使得NRS4000既实现了与80960KA的指令系统兼容，又在微体系结构上具有很好的可扩展性．着重讨论了它的RISC核心结构的设计思想和设计实现．NRS4000微处理器的设计采用MentorGraphics工具，用VHDL语言描述、模拟和综合．

32位RISC微处理器Load/Store部件的设计

简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS03微处理器已经进入后端流程,不久就将使用0.25微米的工艺进行流片。

高性能RISC微处理器硬件仿真器设计

在微处理器设计中 ,为了系统级软硬件协同仿真 ,在后端设计前必须采用硬件仿真器对设计进行系统验证 为此 ,采用FPGA设计 32位RISC流水线结构微处理器的硬件仿真器 此设计主要包括以下特点 :采用内存管理单元(MMU)可以实现虚拟地址管理 ;包括片上Cache ,其中包括指令Cache(I Cache)和数据Cache(D Cache) ;采用标准SYSAD接口设计 ;包括片上乘除处理单元 (MDU) ;实现精确异常处理 设计采用XILINX公司的xc2v2 0 0 0实现 ,其工作频率为

8位RISC微处理器核的参数化设计

文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。

一种RISC型微处理器指令流水线结构

求文介绍一种ＲＩＳＣ微处理器的指令流水线结构、其工作原理及相关支持技术，包括ＨＥＬＰ指令的产生和插入、延迟控制转移以及硬件互锁。

新一代RISC微处理器的结构特征

本文简要介绍在全球范围内最具影响的五大RISC集团于1994年底宣布的，1995年陆续上市的五个最新的高性能RISC微处理器（即IBM－Apple－Motorola的PowerPC620、SUN的UltraSPARC、HP的PA－RISC7200、MIPS的R10000和DEC的AlPha21164）的结构特征，并据此对新一代RISC微处理器的结构设计思想进行分析。

嵌入式单精度扩展浮点RISC微处理器的设计

文章介绍了一种单精度浮点RISC微处理器的核心设计思想,改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器。采用三阶布斯算法和浮点并行算法设计FALU和FMUL,并设计了嵌入式128KSRAM,最后用UMC0.25滋mCMOS工艺库进行综合、布局布线完成版图设计。版图后模拟验证以及CPLD硬件仿真验证表明:微处理器工作主频达到50MHz,全部共88条指令运行正常。

RISC微处理器的EDA设计与应用

在采用定长 CPU周期设计的 RISC微处理器解释指令时 ,为了保证 CPU周期的完整性而降低了 CPU的效率。通过异步信号将节拍电位寄存器复位的不定长 CPU周期设计的 RISC微处理器 ,在运行相同的机器语言程序时 ,明显快于采用定长 CPU周期的微处理器。

一种加速嵌入式RISC微处理器EEPROM指令读取的方法

提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计,对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析,以确保系统的程序能正确执行。最后,给出了流水线读取EEPROM的电路实现组织结构。

32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配实现

寄存器的合理利用是提高编译程序目标代码效率的关键因素。论文提出变量使用频度最低思想并详细阐述了其在32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配方案中的具体实现。

32位嵌入式RISC微处理器设计

本文主要是在MIPSI指令系统的基础上完成了32位RISC微处理器设计。重点研究了处理器的指令系统与整体架构,采用VerilogHDL对各功能模块进行设计,工具软件采用Altera公司的Quartus II 6.0,并结合Altera公司的FPGA进行综合验证。

CISC/RISC高性能微处理器——Pentium Pro(P6)

基于ｘ８６指令系统之上，简要介绍高性能奔腾（ＰｅｎｔｉｕｍＰｒｏ）的片上结构，论述其ＣＩＳＣ与ＲＩＳＣ相结合的超标量、超流水线的结构特点，并描述其支持“乱序执行”的工作过程。

32位嵌入式RISC微处理器设计与实现

本文完成了32位嵌入式RISC微处理器设计,其指令系统与MIPS32兼容。文章着重研究了该处理器的指令系统与整体架构,给出了核心模块设计,并采用MentorGraphics公司ModelSim进行了功能仿真。最后,采用Altera公司提出的灵活、高效的片上系统设计方案――SOPC,结合Altera公司的FPGA,设计了专用实验电路,对自行设计的32位嵌入式RISC微处理器进行了正确性验证。

基于Verilog-HDL的RISC/DSP微处理器IP核的设计

设计了一种新的既能用作通用微处理器又能用于32位定点DSP运算的RISC/DSP架构.DSP操作与ALU运算共享寄存器组,并行执行.为了提高该处理器的性能又不增加硬件复杂性,运用了可变长度的指令来提高代码密度,四级流水线提高程序执行效率,有限状态机来快速响应中断/例外.所有的模块都是基于Verilog-HDL语言,经过EDA工具的综合分析后给出了整机的RTL视图和功能仿真波形图.

64位RISC微处理器的结构设计

文章介绍了一种64位RISC微处理器的结构设计。采用MIPS指令集,详细分析该处理器的各主要功能单元,五级流水线控制,并对该设计中潜在流水线冒险问题提供完整解决方案,最后通过在线仿真调试及配置FPGA验证了设计的正确性。

RISC微处理器S盒替换指令扩展

为解决RISC微处理器实现S盒替换操作效率低下这一问题,提出一种通过设计S盒替换专用模块和指令进行指令扩展的方法,使得微处理器在执行S盒替换操作时具有较高性能.根据分组密码算法S盒替换的操作特征,设计支持8-32、8-8、6-4、4-4四种常用模式的S盒替换模块和操作指令,最后采用布尔函数的方法完成S盒替换模块的电路设计.用EDA软件进行验证,实验结果表明处理器能够正确执行S盒替换操作且能够显著提升性能.

RISC微处理器指令扩展接口设计

为解决通用RISC微处理器进行指令扩展难度大的问题,分析了RISC微处理器的基本结构,提出一种在处理器增加指令扩展接口的方法.处理器用户在扩展接口挂接扩展模块即可实现指令扩展而且不需要进行大量的验证工作,缩短了设计周期.通过对预留的扩展指令分类、设计指令扩展结构和接口单元以及确定扩展模块的信号与时序要求,设计完成处理器指令扩展接口.设计指令扩展模块,测试指令扩展功能并与普通处理器指令扩展的过程进行对比,结果显示增加扩展接口以后处理器能够实现指令扩展并可以简化过程,从而说明该方法可以应用到处理器的设计中.

32位RISC微处理器设计

介绍了一种与 Motorola- Mcore兼容的 32位 RISC结构微处理器核的设计。从该处理器的整体结构的划分 ,到处理器内部各单元的设计 ,进行了比较详尽的阐述 ,最后给出了设计的综合结果 。

基于FPGA的RISC微处理器的设计与实现

基于FPGA和电子设计自动化技术,采用模块化设计的方法和VHDL语言,设计一个基于FPGA的R ISC微处理器。该微处理器主要由控制器、运算器和寄存器组成,具有指令控制、操作控制、时间控制和数据加工等基本功能,其指令长度为16位定长,采用立即寻址和直接寻址两种方式。仿真结果表明,基于FPGA的R ISC微处理器的时钟频率为23.02MH z,且功能完全达到设计要求。

基于MIPS IV指令集的RISC微处理器-RM7000A及其应用的实现

本文概要地介绍了基于MIPS指令集的RM7000A微处理器大容量片内缓存、超标量流水线、指令双发射、大量寄存器组等主要特性，并对其两种应用方案进行了探讨。