光学Sigma-Delta模数转换器的研究进展

采用光学模数转换技术已经成为高转换速率、高比特精度模数转换器(ADC)的发展趋势。光学Sigma-Delta ADC作为一种光学ADC,具有转换精度高和模拟电路简单等显著优点。介绍了光学Sigma-Delta ADC的基本原理,详细阐述了几种典型的光学Sigma-Delta ADC的系统结构,对不同结构的光学Sigma-Delta ADC的优缺点进行了归纳总结。

面向CMOS图像传感器应用的列级模数转换器研究进展

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。

一种行为级的仿真方法及Sigma-Delta模数转换器的最优化设计(英文)

提出了一种行为级仿真方法,可以用于Sigma-Delta模数转换器系统级和行为级设计。与传统的行为级设计方法相比,该方法拥有更高的速度,更加易于使用,并且对于行为级设计来说有更高的效率。采用这种仿真方法,能详细分析模拟电路单元的非理想特性如积分器、比较器、运算放大器等,有助于实现高性能设计。为了验证该设计方法的有效性,设计了一个二阶Sigma-Delta模数转换器,并采用0.13μm混合信号CMOS工艺进行了流片。测试结果显示,调制器可以实现77.2dB的最高信噪比,相当于12.5位量化精度,而功耗仅为5.9mW(包括抽取滤波器为6.2mW)。

光学模数转换器的原理及发展

模数转换器 (ADC)是许多信息处理系统的关键组成部分。由于电子模数转换器的缓慢进展 ,使其成为模拟信号和数字处理系统之间的瓶颈因素 ,这促使人们对采用光学技术提高模数转换器的采样速率和精度产生了兴趣。本文详细阐述了光学模数转换器 (OADC)的原理及发展 ,对其应用及未来的发展进行了探讨。

一款高速、低功耗的Sigma-Delta模数转换器

提出了一种高速、低功耗、高分辨率的新型Sigma-Delta模数转换器(ADC)结构。该结构选择过采样率(OSR)为32的4阶调制器设计以缓解输出速率和通带宽度的压力,采用级联和双量化的方法进行优化,并利用SIMSIDES工具(基于Simulink的Sigma-Delta仿真器)进行仿真。数字抽取滤波器部分由级联积分梳状(CIC)滤波器、有限长单位冲激响应(FIR)滤波器和半带(HB)滤波器组成,并且三级滤波器都采用了多相分解结构,以降低动态功耗。使用0.18μm的标准CMOS工艺实现数字抽取滤波器版图。仿真结果表明,在250 kHz带宽下,有效位宽(ENOB)为19 bit。

Sigma-Delta模数转换器的三级数字抽取滤波器设计

提出了一种高精度、低资源消耗的Sigma-Delta模数转换器(Analog-to-Digital Converter,ADC)的数字抽取滤波器结构。该滤波器分为三级,整体降采样率为32,由锐化积分梳状级联滤波器(Sharpen Cascaded Integrator-Comb Filter,SCIC Filter)、有限长单位冲激响应滤波器(Finite Impulse Response Filter,FIR Filter)、半带滤波器(Half Band Filter,HB Filter)组成。该滤波器还使用了乘法器复用的结构,可以减少乘法器数量,设计中只使用了4个乘法器,节约了大量现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)板资源。滤波器使用MATLAB设计参数,Verilog HDL编写代码,使用Quartus软件进行板级综合设计,最终该设计比普通设计节省了26.3%的逻辑单元和15.6%的寄存器资源。使用MATLAB设计的五阶反馈调制器模型输出250 kHz信号,调制器理想信噪比(Signal-Noise Ratio,SNR)为149 dB,最终滤波器输出SNR达到134 dB。

12位Sigma-Delta模数转换器的降采样滤波器设计

一种由SNR(信噪比)驱动的滤波器设计,用于12位Sigma-Delta模数转换器。Sigma-Delta模数转换器包括Sigma-Delta调制器和降采样滤波器两部分,首先用Sigma-Delta调制器对信号进行过采样率量化,然后通过降采样滤波器进行数字信号处理,将信号还原到原始采样率并去除量化噪声。和传统的模数转换器相比,Sigma-Delta模数转换器具有采样率高、精度高、面积小等优点。Sigma-Delta模数转换器的滤波器设计有降采样率和滤波性能两个指标要求,该设计方法由SNR驱动并采用了两种滤波器方案,设计结果在MATLAB里进行了仿真,其SNR大于74 dB,达到12位SigmaDelta模数转换器的要求。

8通道24位模数转换器ADS1216原理及应用

本文从内部结构、外部引脚及内部工作寄存器三个方面对8通道24位模数转换器ADS1216进行了介绍,并以海洋光学浮标光学辐照度仪为例,介绍了它的应用。最后给出了ADS1216的一些使用要点及作者的一些设计经验。

新型8通道24位模数转换器ADS1216及其应用

介绍了8通道24位Δ -∑型模拟/数字转换器ADS1216的特点、结构及原理 ,并以ADS1216用于海洋光学浮标光学幅照度仪为例 ,给出了它和C8051F020之间的接口电路和程序流程图 ,最后给出了ADS1216的一些使用要点及设计经验。

基于Sagnac光纤环和光限制器的模数转换器研究

介绍了一种基于Sagnac光纤环和光限制器的全光模数转换器的实现方式。在不考虑传输损耗的情况下,通过改变环的透射率使得每一级输出不同光功率的信号,这些不同的光功率看起来并没有规律可言,但在加入已设定好特定参数的光限制器之后,每一级的最终输出为0或Pth,对输出进行判决编码,输出数字信号。最终,实现了模数信号的转换。数值仿真研究表明,提出的全光模数转换方案所需的信号光功率低,方案简单易行。

∑—△模数转换器及其应用

本文评述∑－△模数转换器的工作原理及其产品类型和发展动向，同时介绍模拟器件公司的中行输入输出ＡＤ７７１０系列的基本特点与应用举例。

ADI发布一款14bit,80MSPS模数转换器

美国模拟器件公司(Analog Devices．Jnc．，纽约证券交易所代码：ADI)，近日在北京发布一款14bit，80MSPS(每秒百万次采样)模数转换器(ADC)，它在同类产品中具有最高的无杂散动态范围(SFDR)。随着无线通信供应商正在不断推出多种无线电标准，SFDR对于增加呼叫容量和降低掉话数已经变得越来越重要。AD9444作为高速、高分辨率ADC系列的首款产品适合用于提高先进的3G和下一代4G无线基站的鲁棒性并且简化设计，

偏置M-Z调制器构建2-bits电光模数转换相位编码方法的分析与模拟

为了降低电光相位编码器功率消耗和解决内部M-Z调制器一致性要求高的问题,利用2个偏置M-Z调制器构成了用于电光模数转换的2-bits电光相位编码器。理论分析了偏置MZ调制器实现2-bits电光相位编码的方法、特点和性能。仿真结果验证了采用偏置M-Z调制器构成的2-bits相位编码方法可行性,并实现了对1GHz模拟电信号的采样速率12GSa/s模数转换。分析和仿真结果表明,采用该方法对调制器一致性要求低,对输入信号功率要求低于0.32 W。分析结果表明,调制器直流漂移不影响最低位量化结果,引起最高位量化结果的判决模糊低于3.8%。

基于时域展宽的光电混合模数转换系统关键技术研究

为了满足现代数字信号处理(Digital signal processing,DSP)技术对高速、高精度模数转换的要求,提出采用光电混合的方法解决电子模数转换器存在载流子迁移速率物理极限的问题。提出了一种采用时域展宽光辅助电采样量化方法实现20 GHz高速采样的实施方案,对方案中超短光脉冲源、线性啁啾光载波产生、光学时间拉伸、多通道数据重组等关键技术进行了分析,最后,采用采样速率5 GSa/s,模拟带宽3. 2 GHz、量化精度10 b的电子模数转换器(EVQ190)完成了对一个5通道的微波信号时间拉伸系统的数值仿真。通过多通道数据融合和校正方法得到了仿真结果。仿真结果表明:该设计能达到7位以上的有效位。

基于Sagnac环梳状滤波编码的全光模数转换(英文)

提出一种基于多个并行Sagnac环梳状滤波器实现波长编码的方法,可用于孤子自频移全光模数转换的光学编码.仿真结果表明:该方法在1 601nm^1 707nm孤子自频移波段成功实现了5bits的光学编码,最大微分线性误差和积分线性误差分别为0.088LSB和0.482LSB.与其他波长编码方式相比,该方法结构简单、工作波长范围宽,并且具有非常好的编码位数扩展性.

基于色散补偿光子晶体光纤的双通道光子时间拉伸模数转换器系统研究

研究了色散补偿光子晶体光纤(DC-PCF)对双通道光子时间拉伸模数转换器(PTS-ADC)的性能影响。通过理论推导验证了DC-PCF抑制PTS-ADC中三阶谐波产生的原理。设计了一种基于DC-PCF的双通道PTS-ADC系统,利用Optisystem软件对该系统进行仿真研究,分别对5组不同的输入射频(RF)信号(16.25,20.25,24.25,28.25,32.25GHz)进行模数转换,对比DC-PCF和色散补偿光纤(DCF)作为色散介质时系统的有效量化位数等性能参数。仿真结果表明,DC-PCF能够有效抑制三阶谐波的产生,提高双通道PTS-ADC的量化精度。

一种改进的适用于Sigma-Delta ADC的数字抽取滤波器

数字滤波器在sigma-delta ADC芯片中占据了大部分芯片面积,该文提出了一种数字滤波器结构,这种结构滤波器采用一个控制单元和一个加法器取代了Hogenauer结构滤波器中差分器的多个加法器,从而减小数字电路的面积。一个采用这种结构的4阶的数字滤波器在CYCLONEⅡFPGA芯片中被实现,耗费的硬件资源比Hogenauer结构的滤波器减少近29%。

一种0.13μm-200MHz高速连续时间Sigma-Delta调制器设计

本文在SMIC 130nm CMOS工艺条件下设计一种高速连续时间Sigma-Delta调制器.该调制器采用了单环3阶一位量化正反馈结构,在采样时钟为128 MHz和过采样率为32的条件下,通过spectre和Matlab仿真验证.该调制器达到了2MHz的信号带宽和75dB的动态范围,在1.2V电源电压下其总功耗为20mW.

一种面向Sigma Delta ADC的数字降采样滤波器的设计

近年来Sigma Delta模数转换器得益于其优异的性能,在各个领域都有广泛的应用。本文提出了一种面向Sigma Delta ADC的数字降采样滤波器,能满足多种工业、医疗测量场景应用。该应用场景下对数字滤波器提出了高精度、低功耗、线性相位的需求。本文设计的数字滤波器使用两级非递归定系数FIR滤波器对CIC滤波器进行补偿,形成平坦的通带与较窄的过渡带。同时,复用乘法器与加法器使得硬件资源消耗大大降低。所设计的数字抽取滤波器通带为0.92kHz,通带纹波为±0.02dB,阻带为1.5kHz。该设计基于TSMC 180nm CMOS工艺,工作在1.8V电源电压和128的过采样率。仿真结果显示,级联三阶一位量化的调制器后,能在1kHz带宽下实现95dB的SNDR,以及100dB的DR。