基于扫描线填充的三角形图元双向光栅化技术

光栅化是图形处理器3D引擎流水线的关键阶段,实现了从连续方式描述的图形到离散的像素点间的转换,如何提高光栅化效率是图形处理器设计的关键技术之一.本文分析了基于Bresenham算法的线填充算法,提出一种基于扫描线填充算法的三角形图元双向光栅化技术,称为BSF,实现了同时从两个方向对三角形图元进行光栅化,将三角形光栅化效率提升约39.02%,代价是增加了光栅化单元的规模和复杂度.基于BSF设计了光栅化单元,并采用Xilinx的ISE工具进行综合,在Xilinx Vertex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到202M Hz,测试结果表明可以正确快速的实现光栅化功能.在SMIC 65nm CMOS工艺下,采用Synopsys Design-Compiler对光栅化单元进行综合,电路工作频率达到330MHz,满足设计需求.

基于Wu反走样的三角形光栅化边缘反走样算法

对于光栅化的三角形,其边缘存在明显的锯齿现象,因此需要进行反走样处理。基于Wu直线反走样算法的思想,考虑了水平直线外侧直接添加插值点的算法和三角形三边外侧反走样的算法。综合两者的优点,在绘制光栅化的三角形的同时,边缘叠加Wu反走样直线,并考虑背景像素灰度值的作用。结果表明,改进的三角形光栅化的边缘反走样算法有效提高了三角形光栅化后边缘的显示效果,该算法计算量小,便于FPGA实现,可用于对图形显示质量要求很高的机载显示系统。

三角形的光栅化与反走样算法

针对三角形的光栅化技术,提出一种基于边函数的三角形超采样反走样算法。根据三维平面方程的思想,推导出基于二维平面的属性平面方程的属性插值算法,结合基于Bresenham边步进三角形光栅化算法,对起始基点和反走样点的属性做了修正。实验结果表明,该算法最大工作频率可达到230.631MHz,提高了光栅化的速度。

光栅图元的交互拾取与矢量图形的光栅化

作为工程图样矢量转换过程中一个十分重要的手段 ,光栅图像与矢量图形的混合编辑技术越来越受到人们的重视 .光栅图元的交互提取和矢量图形的光栅化过程是这一技术的核心 .本文在介绍工程图样矢量转换过程的基础上 。

光栅化测井图加注方法

本文介绍在sun工作站V80系统绘图仪光栅化图形的数据格式,不同绘图软件包形成光栅化文件的区别及其它们之间的转换,并介绍如何对该类文件的图形进行加注。

基于FPGA的三角形光栅化模块

针对如何使用硬件实现三角形光栅化,提高三角形光栅化速度,提出一种集裁减与填充于一体的三角形光栅化算法。在算法中扫描与采样算法相互独立,可以根据不同应用替换相应的采样算法。使用基于Xilinx Virtex 2P XC2VP30的FPGA平台的硬件方法实现了该算法。实验结果表明,在FPGA板上实际运行时,约2 500 ns就可以光栅化一个边长为5像素的等边三角形。

点光栅化及反走样算法的研究与实现

图形处理器流水线中经典的点生成算法和点反走样算法便于实现,但采样点测试的计算量大并且存在冗余测试,为此提出了多采样扫描转换算法。该算法将多采样集中在边界片元,同时,利用点区别于其他图元的对称特性,减少了采样点的冗余测试,提高了多采样时扫描转换的性能。试验结果表明:文中算法在较小代价下达到了同样的反走样性能。

Bresenham直线光栅化算法的硬件实现方法研究

直线光栅化在图形绘制过程中占有很大比例,直线光栅化的速度也在很大程度上影响着显示芯片的加速性能。文中基于Bresenham算法,实现了单像素直线的光栅化。将二维平面八等分后,任意直线的光栅化根据对称性映射到一个固定区域进行,简化了硬件结构,提高了加速性能。基于FPGA平台(Xilinx的Virtex2pXC2VP30),该光栅化系统稳定运行在100MHz。

一种基于改进Bresenham算法的三角形光栅化技术

三角形光栅化是图形处理器必不可少的一环,为了提高三角形光栅化的效率,降低GPU硬件设计成本,结合Bresenham算法和基于加法的除法器两者各自的特点,提出了一种改进的Bresenham算法,并将其应用到三角形光栅化中。该算法通过软件仿真验证,并在FPGA的硬件测试平台中进行测试对比验证。结果表明,改进Bresenham算法能够较好的实现三角形光栅化,并且比传统Bresenham算法占用更少的硬件资源,相应降低了GPU硬件设计单位成本,变相提高了GPU中三角形光栅化效率。

一种并行扫描的三角形光栅化算法设计与实现

三角形光栅化是将顶点插值转换为像素片段的图形处理过程,是图形处理的关键环节。当前,光栅化插值扫描主要依靠单扫描线方法,然而随着硬件技术的发展,当前单扫描线方法已无法充分利用高速并行的硬件资源,极大限制图形处理速度。因此,文章提出一种并行扫描的三角形光栅化方法,利用多线程并行扫描方式加快水平跨度的计算,缩短光栅化处理时间并提高图形处理效率。在算法仿真平台设计实现并进行验证,得到良好的性能和质量指标,满足准确实时的三角形光栅化要求。

基于图元光栅化触发的高效GPU深度数据预取

数据预取技术已经广泛应用在各类中央处理器(CPU)设计领域,取得了很好的效果。而图形处理器(GPU)对存储带宽的需求更为巨大,与图形渲染流水线和图形算法直接相关,且数据访问模式与通用CPU有显著差异,需要更有针对性的有效数据预取机制。针对GPU深度测试关键功能,本文提出一种图元光栅化触发的高效深度数据预取机制——DPRT,通过图元光栅化过程中实时扫描到的片段块地址来触发Z缓存(Z Cache)的深度数据预取,同时为了适应不同实现中流水线处理延迟,为Z Cache数据块增加访问一次标志(OTT),保证深度数据预取有效性。实验结果表明,DPRT使深度测试时Z Cache访问命中率平均提升9.51%,深度测试延迟平均降低40.43%。

一种易于硬件实现的嵌入式GPU三角形光栅化算法

在嵌入式GPU中,三角形光栅化的性能是决定图形处理器性能的一个重要因素.传统的三角形光栅化算法需要处理大量的无关像素,会降低GPU的处理速度.本文针对采用瓦片渲染的嵌入式GPU,提出一种基于瓦片的递归的三角形光栅化算法,三角形光栅化会引起图形的几何走样,本文利用超级采样中的反走样算法,只用加法和移位实现了RGSS反走样算法.用C++语言实现了所提出的三角形光栅化及反走样算法.并在Xilinx zc706开发板上对算法进行了验证.结果表明,光栅化算法可完成对任意三角形的渲染,RGSS反走样算法处理后的三角形抗锯齿效果明显,该算法易于硬件实现,适用于采用瓦片渲染的嵌入式GPU中.

三角形光栅化的硬件设计与验证

三角形光栅化是图形处理器的关键环节。文中光栅化算法通过精确控制扫描边界,同时利用重心坐标计算属性值,过程中采用迭代的方式计算,极大地降低了运算量。文中经过System C系统建模验证,同时又利用Verilog进行硬件电路设计,然后通过硬件测试平台完成功能测试。测试结果表明完成了三角形光栅化基本功能,提高三角形光栅化速度,同时降低硬件资源的使用量和功耗。

基于Zigzag块扫描的光栅化算法设计与实现

光栅化是图形处理器的关键单元,实现几何图元到片段的转换,其功能、性能决定了图形处理器的优劣。传统的光栅化方法大多采用线扫描方式,利用线填充算法在水平或竖直方向填充像素,计算过程复杂、资源占用量大,不适用于对硬件资源与芯片面积有极大限制的嵌入式图形处理器设计。文中在分析Zigzag扫描原理的基础上,提出一种基于Ziazag块扫描的光栅化算法,该算法计算过程简练、资源消耗少。通过算法仿真平台的验证,功能正确、性能较传统线扫描算法提升30%以上、资源占用大大降低,满足图形处理器设计要求。

光栅化中多格式除法器的设计与实现

针对图形渲染管线(GPU)中光栅化模块对多格式除法运算的要求,本设计在现有牛顿迭代除法器基础上对牛顿迭代除法器进行改进,降低除法器运算功耗、提升运算速率、减小精度误差,提高除法器整体性能。同时扩展出适合于光栅化扫描模块的多格式定点除法器。硬件上实现了多种格式定点数除法运算.

光栅化与光线追踪的技术优劣与发展趋势

光栅化与光线追踪是计算机图形学中的两种渲染算法,主要应用于影视制作与游戏制作。近年来,光线追踪技术取得了一定的发展与进步,而光栅化的应用与发展一直趋于稳定的状态,两种渲染算法各有利弊。

多线程双向并行扫描光栅化硬件加速器

光栅化是图形渲染管线中的关键环节,光栅化加速器是决定图形处理器性能的重要部件。基于重心坐标系的透视校正插值算法,在边函数算法基础上,提出双向四行并行的扫描方式,优化了光栅化算法,提高了图形渲染管线效率。硬件上实现了多线程双向并行扫描的光栅化加速器,验证环境采用20 nmXCVU440平台芯片,综合实现后频率为125 MHz,满足设计需求。

TBR架构GPU中三角形高效光栅化

目的在基于分块渲染(TBR)架构的GPU中,三角形光栅化的速度对芯片的性能影响很大,采用传统的光栅化方法会产生大量多余的像素,无法发挥TBR架构的优势。方法提出了一种该架构下的高效三角形光栅化算法,该算法充分利用了分块渲染的特点,通过预处理计算出三角形在每一个块内的绘制参数,得出三角形与块边界的位置关系,并将其随三角形的分块信息一起写入存储器,在光栅化阶段采用了Bresenham算法,利用生成的三角形边得到在每一个块内的扫描水平线,进而生成水平线上的每一个像素。结果经过理论分析,该算法的光栅化效率可以达到83%以上,甚至接近100%,在FPGA原型验证系统上对该算法进行了功能和性能的验证。结论提出的三角形光栅化算法,能够适应TBR的架构,实际测试像素填充率与频率高一倍的ATI M9相当,因此该算法能够达到较高的光栅化效率。

一种同时解决目标独立光栅化和可变频率的像素着色器的通用实现方法

目标独立光栅化是Direct11.3提出的新特性,在使Direct2D能够将栅格化步骤从CPU移动到GPU,同时仍然保留Direct2D抗锯齿需求。抗锯齿路径的渲染将在GPU上进行2次渲染。可变频率的像素着色器是Direct12提出的新特性,由于性能的限制,像素着色器不能总是在输出图像的每个部分都提供相同的质量水平。可变速率着色,或粗略像素着色,是一种机制,使分配渲染性能/功率在不同速率的渲染图像。基于不同的特性增加了对GPU设计的需求,提出了一种算法,同时解决了这两种特性在写回单元的实现。应用于硬件上可以大大降低设计的复杂程度,从而提升芯片的性能。

面向场景模型干涉的实心体素化方法

场景表示是虚拟现实系统中的核心内容之一,体素是一种有效的场景表示方法。很少有研究关注场景中存在模型干涉的情况,如模型相交、模型裁剪,此类场景难以正确填充。提出了一种近似生成均匀体素体的并行GPU算法,使用逐体素列有序链表来存储光栅化产生的几何模型片段,通过对链表中几何片段进行配对来确定模型边界,以达到可以正确区分体素是在模型内部还是外部的效果。实验证明该方法可以正确处理存在模型干涉的模型内部区域,可满足实时程序的性能要求。