一种14位2MS/s逐次逼近型模数转换器的设计

本文提出了一种14位2MS/s逐次逼近型模数转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)。电路在基于顶板采样和Vcm-Based电容切换时序的二进制权重电容电荷再分配型传统模数转换器的基础上,通过采用开关电容无源积分器和多输入对全动态比较器累加转换余差电压实现二阶噪声整形结构抑制信号带内噪声,使得本设计在同等采样电容阵列下融合了SAR ADC和ΔΣADC的优点,具有更高分辨率以及更低功耗。本设计采用SMIC0.18um CMOS工艺,仿真结果表明,在3.3V电源电压,2MS/s采样率下,功耗为1.95mW,过采样率(Over Sample Ration,OSR)为16时,信号噪声失真比(SNDR)为81.76dB,无杂散动态范围(SFDR)为89.14dB,有效位数(ENOB)为13.29位。

低功耗逐次逼近型模数转换器的设计

本文提出了一种低功耗逐次逼近型(Successive Approximation Register,SAR)模数转换器。电路采用MCS切换方式和二级全动态比较器以及可编程时钟产生电路,以实现低功耗的模数转换器。本设计基于SMIC 130 nm CMOS工艺,电源电压为3.3 V,采样速率为2 MS/s,仿真结果表明,ADC的SFDR为77.6 dB,SNDR为59.2 dB,其能达到9.55 bit分辨率,且功耗仅为0.198 mW。

10位低功耗逐次逼近型模数转换器的设计

本文提出了一种10位低功耗逐次逼近型(Successive Approximation Register,SAR)模数转换器。电路采用分段式电荷型数模转换器和全动态比较器,使得本设计在同等采样速率下具有更高分辨率及更低功耗,同时具有良好的线性度和较广的输入范围。本设计采用SMIC 0.18μm CMOS工艺,电源电压为1.2V,采样速率为6MS/s。仿真结果表明,ADC的SFDR为81.5dB,SNDR为59.9dB,其能达到9.65bit分辨率,且功耗仅为0.091mW。