提出了一种应用于全数字发射机的射频信号发生器。设计中采用高速带通ΣΔ调制技术和对系数量化不敏感的有限长单位脉冲冲激响应(FIR)数字滤波技术,在保证速度和精度的同时,有效降低功耗。芯片采用TSMC65nm1P9M GP CMOS工艺实现。测试...提出了一种应用于全数字发射机的射频信号发生器。设计中采用高速带通ΣΔ调制技术和对系数量化不敏感的有限长单位脉冲冲激响应(FIR)数字滤波技术,在保证速度和精度的同时,有效降低功耗。芯片采用TSMC65nm1P9M GP CMOS工艺实现。测试结果表明,在1.1V电源电压下,芯片可工作在1.408GHz,单频输入带内信噪比(SNR)为53.19dB。输入不同采样频率WCDMA信号时,调制器输出邻信道功率比(ACPR)均满足相关协议要求,最大功耗为32mW。展开更多
多比特正交架构是全数字发射机方案中最有前景的一种,但因为存在着显著的非线性,而需要复杂的二维预失真,并且前人提出的迭代测量法建立预失真表时间长约1ms.本文提出了图样转换的方案来解决预失真表建立时间过长的问题.本文方案将预失...多比特正交架构是全数字发射机方案中最有前景的一种,但因为存在着显著的非线性,而需要复杂的二维预失真,并且前人提出的迭代测量法建立预失真表时间长约1ms.本文提出了图样转换的方案来解决预失真表建立时间过长的问题.本文方案将预失真表的建立时间缩短到20μs之内,同时对7.2dB PAPR和40MHz带宽的长期演进(Long Term Evolation,LTE)信号,布局前仿真中预失真后信号带内误差能减少到-30.07dB.本文方案不仅节省了预失真过程的时间和功耗,也使多比特正交发射机预失真表的实时建立首次成为可能.展开更多
文摘提出了一种应用于全数字发射机的射频信号发生器。设计中采用高速带通ΣΔ调制技术和对系数量化不敏感的有限长单位脉冲冲激响应(FIR)数字滤波技术,在保证速度和精度的同时,有效降低功耗。芯片采用TSMC65nm1P9M GP CMOS工艺实现。测试结果表明,在1.1V电源电压下,芯片可工作在1.408GHz,单频输入带内信噪比(SNR)为53.19dB。输入不同采样频率WCDMA信号时,调制器输出邻信道功率比(ACPR)均满足相关协议要求,最大功耗为32mW。
文摘多比特正交架构是全数字发射机方案中最有前景的一种,但因为存在着显著的非线性,而需要复杂的二维预失真,并且前人提出的迭代测量法建立预失真表时间长约1ms.本文提出了图样转换的方案来解决预失真表建立时间过长的问题.本文方案将预失真表的建立时间缩短到20μs之内,同时对7.2dB PAPR和40MHz带宽的长期演进(Long Term Evolation,LTE)信号,布局前仿真中预失真后信号带内误差能减少到-30.07dB.本文方案不仅节省了预失真过程的时间和功耗,也使多比特正交发射机预失真表的实时建立首次成为可能.