一种全同步测频系统设计

全同步测频法是基于多周期同步测频思想,对多周期同步测频法进一步改善。多周期同步法实际计数闸门是待测信号周期的整数倍,对待测信号不存在±1误差。全同步测频法使得待测信号、时间基准信号、实际闸门三者达到同步,从而消除了待测信号与时基信号的误差。系统中在FPGA内完成脉冲上升沿处窄脉冲产生电路、脉冲上升沿重合检测电路、计数器、闸门。系统通过在Quartus Ⅱ中用Verilog语言编写脉冲计数模块及控制模块,NIOSII软核处理器作为系统控制中心。

FPGA高精度测量频率研究

广播载波频率的精确测量是检测载波频率是否稳定的重要手段。由于常规测量频率的方法存在频率测量前后沿不确定性的问题,使测量结果存在1个字的测量误差。提出了全同步测频法测频,实现了被测信号、标准信号和闸门信号三者同步,从而消除了标准信号的1个字的量化误差。用VHDL语言编写了测频程序,在FPGA(现场可编程门阵列)上实现计数和控制,将测量数据通过串行线送到ARM微处理器上计算并显示出来,实现了四路中波载波的频率精确测量。