基于双FPGA系统的高速全局动态重构设计与实现

基于双FPGA芯片的可重构原型系统,提出一种系统高速全局动态重构设计方法。利用Xilinx Virtex-7系列FPGA的常规配置通道,使用一片规模较小的FPGA芯片作为重构控制器对大规模算法FPGA芯片实现全局动态重构。实验结果表明,系统重构时间小于60 ms,与常规FPGA逻辑下载方法相比,配置效率提高了2~3个数量级。

激光子系统光通信机主控单元的动态重构研究及实现

基于大规模FPGA+DSP处理器的硬件处理方式是空间在轨任务常用的硬件架构,但是由于整机结构及重量等的限制,处理器及控制芯片面积需求越来越小,为了解决资源、重量和面积之间矛盾问题,从处理器特性及现有使用状况出发,深入研究现场可编程逻辑门阵列(field programmable gate array,FPGA)动态局部可重构方法,采用对比法,与固定重构方法进行对比,分析了固定重构及动态全局重构方法的不足,提出了改变嵌入式处理器FPGA的控制逻辑,即采用动态重构和刷新的方法,实现对该芯片部分逻辑资源的时分复用,从而实现了系统的功能切换,以期为相关人员或者有同样技术难题的项目领域提供参考。