一种0.8V 2.4μA CMOS全差分放大器

基于0.25μm标准CMOS工艺,采用0.8V开关电容共模反馈电路技术和PMOS衬底驱动技术提出了一种新型0.8V 2.4μA全差分放大器。在0.8V单电源电压下,全差分放大器的直流开环增益为63.8dB,相位裕度为60度,单位增益带宽为7.4MHz,输出电压范围为18～791mV,其中新型模拟开关的输入/输出电压范围为0～800mV,整个放大器的电源电流为2.4μA,版图面积为410×360μm2。

应用于脉冲TOF成像LADAR系统的高性能CMOS全差分放大器设计（英文）

本文设计了一种应用于脉冲飞行时间(TOF)成像激光雷达探测系统的高带宽、低噪声全差分放大器(FDMA)。该芯片采用多级级联结构和有源电感技术,增大电路带宽和减少芯片面积,并且通过使用失调隔离技术,增强了各增益级对工艺偏差的鲁棒性。在输出级电路中,为使全差分放大器具有更强的驱动能力,采用了宽带放大器和输出缓冲器级联结构做为输出。同时,为了满足激光雷达系统的实际需求,采用复用失调隔离电路的方式,实现了级间带通滤波来限制放大器的适用带宽。采用CMSC的CMOS工艺进行了FDMA流片。测试结果表明,该芯片具有730.6MHz的-3dB带宽,在使用带通滤波器优化后的开环增益为23.5dB,等效输入噪声密度为2.7nV/sqrt(Hz),有效地降低了系统噪声。芯片采用3.3V电源供电,功耗为102.3mW,整体面积为0.25mm×0.25mm。作为激光雷达全系统集成芯片中的一部分,较好地满足系统指标要求。

一种高线性宽带CMOS全差分放大器

设计了一种高线性度的宽带CMOS全差分放大器,输入级采用带有电阻共模负反馈的差分电路,输出级则由推挽跨导运算放大器及其反馈环路组成.采用输入级源退化电阻及输出级负反馈技术,使得差分输出峰峰值为1V时三阶谐波失真达到-60dB.同时利用反馈环路中反馈电容的欠阻尼滞后补偿作用,使放大器的带宽增大了15%.测试结果表明,在0.25μmCMOS工艺下,该放大器-3dB带宽达到150MHz,噪声系数小于14dB.

全差分放大器(一)

差分信号固有的外部噪声抑制特性使其多年来普遍应用于音频、数据传输和电话系统。如今,差分信号技术正在高速数据采集领域日益普及,这种应用场合中ADC带有差分输入,需要差分放大器来驱动。差分信号还可减少偶次谐波和增加动态范围。重点讨论集成全差分放大器的结构、电压定义及应用(包括与差分ADC输入的接口电路,抗混叠滤波器以及驱动传输线)。

全差分放大器(二)

5应用电路 研究典型应用时．假设放大器的工作频率满足a（f）〉〉1，并且假设采用对称反馈，即β1=β2=Rg/Rg＋Rfo 5．1输入电源端接双端接通常用于高速系统．以降低输电线路反射并改进信号的完整性。双端接情况下，源端输出阻抗和终端端接与传输线阻抗匹配。

全差分放大器驱动18位ADC而功耗仅为5mW

凌力尔特公司（Linear Technology Corporation）推出低功率全差分放大器LTC6362,该器件能仅以1 mA的电源电流驱动高精准的16位和18位SAR ADC。LTC6362具200μV最大输入失调电压和3.9 nV/√Hz输入参考噪声,

全差分放大器驱动18位ADC而功耗仅为5mW

加利福尼亚州米尔皮塔斯（MILPITAS，CA）2012年5月3日凌力尔特公司（Linear Technology Corporation）推出低功率全差分放大器LTC6362，该器件能仪以1mA的电源电流驱动高精准的16位和18位SARADC。

凌特全差分放大器新品问世

凌特公司最近推出驱动高分辨率模数转换器的最新全差分放大器LT1994。该器件在电压低至2．375V时仍保证工作，并具有轨至轨输出，是业界唯一无需负电源就可直接驱动2．5V和3VSA RADC的差分放大器。LT1994在1MHz和3nV／Hz的极低电压噪声时实现了-94dBc的谐波失真，在最低的电源电压上具有最宽的动态范围。

一种高增益、高带宽全差分运算放大器的设计

采用增益提升(Gain-boosting)技术,使用2个三输入管的折叠式共源共栅运算放大器(运放)作为辅助运放,设计了一种宽输入共模范围的高增益、高带宽的全差分运算放大器。主运放输入部分由一对NMOS管和一对PMOS管共同构成,其输入跨导提高至由单MOS管构成的运放输入跨导的2倍。主运放输入跨导的提高间接提升了主运放的增益和带宽。而辅助运放在不改变主运放带宽的同时,通过降低主运放的主极点增大输出阻抗,再次提升主运放的增益,达到了高增益、高带宽的目的。该运算放大器采用商用55 nm CMOS工艺设计,经仿真可得,当负载电容为5 pF时,运放低频增益为115 dB,增益带宽积为209 MHz,总功耗为2.8 mW。

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC)0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^(1/2)@100 kHz。

全差分可控增益射频宽带放大系统

基于全差分放大和阻抗控制的思想,以超低功耗单片机MSP430F6638为控制核心,设计一套可控增益射频宽带放大系统。系统采用固定增益全差分放大器和可控增益全差分放大器级联,在实现增益可控调节的同时,有效地抑制了噪声干扰,保证了系统性能。系统末级采用射频功率放大器,提高了系统的带载能力。结合理论推导过程,深入探讨了全差分放大器的工作原理,给出了关键模块的完整电路和器件选型,通过实验分析系统性能,对本科教学、理论研究和工程实践均有很好的指导意义。

用于ADC的高速高增益全差分运算放大器设计

针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位裕度为72度、单位增益带宽为68MHz.

一种降低高频噪声的前置全差分运算放大器

提出了一种降低高频噪声的前置全差分放大器.运放内部采用了两组偏置电路,一组用于单位增益缓冲器电路,一组用于放大电路.为了确保电路稳定性又不增加设计难度,将单位增益缓冲器电路与共模反馈回路结合起来.设计采用HHNEC 0.18μm BCD工艺,Cadence Spectre仿真表明,正常工作时共模反馈的环路增益84.93dB,单位增益带宽9.52MHz,相位裕度67.62°;启动时单位增益缓冲器电路的环路增益85.18dB,单位增益带宽8.93MHz,相位裕度67.2°;关断时,单位增益缓冲器电路的环路增益63.26dB,单位增益带宽2.28MHz,相位裕度88.66°.实测表明,设计降低了D类音频功放在开启和关断时的噪声.

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18μm CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.

一种适用于D类音频功放的全差分运算放大器

介绍了一种应用于超低EMI无滤波D类音频功放的全差分运算放大器结构,可构成积分器,起滤除高次谐波的作用。该运算放大器采用两级结构来获得高增益,第一级为折叠共源共栅,偏置电路采用反馈结构,给整个运算放大器提供偏置电流,从而提高电路的电源抑制比;采用伪AB类输出级提高运放的瞬态响应,稳定运放输出。仿真结果表明,该电路具有良好的性能:增益为113dB,相位裕度为67°;单位增益带宽为1.9MHz,共模抑制比为160dB,电源抑制比为82.7dB;共模反馈环路增益为120dB,相位裕度为62°。

一种基于准浮栅技术的新型低压全差分运算放大器

讨论分析了准浮栅晶体管的工作原理、电气特性及其等效电路。基于准浮栅 PMOS 晶体管,设计实现了全差分运算放大器。在 1.3V 的单电源电压下,运算放大器的最大开环增益为 63.7dB,相位裕度为 63°,单位增益带宽为26.1MHz。利用本文设计的准浮栅全差分运放,设计实现了增益可调的放大器。

新型全差分音频功率放大器

音频功率放大器(APA)的信号输入和输出方式分为单端（SE)输入、差分输入和SE输出、差分输出。其中．差分输出即桥接负载(BTL)输出结构。所谓全差分放大器，就是带差分输入和差分输出的放大器。全差分APA具有诸多优点，此类放大器单片IC已形成门类。德州仪器公司最近推出的TPA6211A1型全差分APA芯片。是代表性器件之一。

一种用于流水线ADC中的全差分运算放大器

在数模转换放大器优化设计的研究中,基于CMOS 0.18um工艺,设计了一种用于流水线ADC的两级全差分运算放大器。上述运算放大器由套筒式输入级和共源增益级构成,针对相位裕度和建立时间分别进行了米勒补偿和时钟馈通频率补偿,最重要的是采用了一种稳定的共模反馈结构。经仿真可得,在1.8V电源电压和2pF负载下,运放的直流增益为81.09dB,单位增益带宽为792.1MHz,相位裕度为47.98°,建立时间为39.12ns。运放具有较高增益、足够的相位裕度和较小的建立时间,非常适合用于高精度流水线ADC的级间增益电路和采样保持电路。