全数字硬件化正交锁相环建模与分析

针对FPGA/ASIC的全定制特性带来的字长优化问题,提出一种基于FPGA/ASIC的全数字硬件化正交锁相环字长建模方法。首先,利用稳定性判据和卷积分别建立系数和内部变量的整数字长模型;然后,依据系统灵敏度及L2范数理论分别对系数和内部变量的小数字长建模,从而只需设定系数准确度指标ε和变量准确度指标ζ,即可设计出满足要求的全数字硬件化正交锁相环,保证在消耗最少资源的前提下,有效避免溢出错误和抑制有限字长效应;最后通过实验,验证了所提模型的可靠性。

四轴电机伺服控制ASIC芯片

针对采用串行架构、纯软件方式的DSP/MCU方案在多轴、高实时性、高性能场合所存在的不足,设计了一款全数字硬件化实现的四轴电机伺服控制ASIC芯片。充分结合ASIC所具有的全定制、并行、固化参数无法更改等特性,首先确定芯片的架构,将高实时性且相对固定的电机控制算法采用纯硬件方式实现,而灵活性要求较高的功能用嵌入式处理器实现;然后对四轴运动控制引擎的相关模块进行了高柔性化设计,重点介绍了四轴运动控制引擎的高柔性控制器、高柔性反馈检测单元、信号处理单元以及时序控制单元等,从而使芯片的灵活性和面积之间达到平衡。实验结果验证了芯片的正确性。