星载图像实时无损压缩系统的FPGA设计与实现

为实现星载宽幅图像实时无损压缩,针对图像压缩JPEG-LS算法,在预测模块向前预测基础上,调整了算法参数更新计算结构,采取了向前预测两级参数策略,并在不影响压缩质量的前提下实现了全流水线结构。在编码模块,采用有限长编码方式,防止了误差值较大时使编码结果产生过多连续的零,导致编码长度剧增、降低编码性能问题。基于Xilinx公司的xc7k325tffg900现场可编程门阵列(FPGA)芯片,在正常编码模式下,解决了该算法自身反馈结构制约硬件流水线实现,从而导致工作频率低的问题。该文提出的结构不仅可以满足实时处理星上图像数据需求,其参数化的设计还可使系统动态调整输入图像参数,根据不同的应用环境进行参数配置。该文算法最大可处理尺寸为6144×6144的宽幅图像,最高工作频率可达220 MHz,系统输入图像数据的最大传输带宽可达3.52 Gbps。

低功耗全流水线JPEG-LS无损图像编码器的VLSI设计

针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。

基于拟态计算机的SHA512算法高吞吐量实现

哈希函数SHA512是一种目前广泛使用的加密算法,在现代加密学中占据很重要的地位。鉴于拟态计算机高性能和高效能的特点,对SHA512算法进行了深入分析,提出了基于拟态计算机的全流水线结构的实现方案。为了提高算法的运算速率,在关键路径对加法运算进行了优化,并且配合全流水线结构,减少了加密一个数据分组所需要的时钟周期数,提高了数据吞吐率。在拟态计算机上实际运行,芯片工作在130MHz的时钟频率下,数据吞吐率达到133 120 Mbits/s,性能得到了显著提高,且能效比高于通用服务器的能效比。

高吞吐率XTS-AES加密算法的硬件实现

基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XTS-AES模块的吞吐率比目前已知XTS-AES的最高吞吐率提高了52.28%.分析结果表明,该硬件模块完全满足现阶段高速加密存储的需要.