前段结构对全隔离CMOS图像传感器性能的影响分析

阐述全隔离图像传感器前段不同的金属接触孔结构、多晶硅结构对传感器光学以及电学性能的影响。实验结果表明,在像素隔离区域设置金属接触孔结构,或者同时设置金属接触孔与多晶硅结构,可以提升传感器红外光波段抗串扰能力,并且金属接触孔与多晶硅组合的隔离结构还可以改善传感器电学高温性能。

基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法

针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法

针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时针对两步式结构在采样过程中的电荷注入和时钟馈通问题,提出了一种基于误差同步存储技术的误差校正方法,消除了采样电路非理想因素对ADC性能的影响.本文基于55 nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压为3.3 V,数字电压为1.2 V,时钟频率为250 MHz,输入信号为1.472 V的设计条件下,本文设计实现的13 bit ADC转换时间为512 ns,DNL(Differential NonLinearity)为+0.8/-0.8LSB,INL(Integral NonLinearity)为+2.1/-3.5LSB.信噪失真比(Signal to Noise and Distortion Ratio,SNDR)达到70 dB,有效位数为11.33 bit,列级功耗为47μW.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,使ADC转换速率提高了74.4%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

佳能推出全新5.7K 60fps全画幅全局快门CMOS传感器

佳能发布了一款名为LI5030SA的新传感器,这是一款全画幅CMOS全域快门,能够拍摄最高帧速率为60fps的视频,具有很高的动态范围(未公布具体数据),最大分辨率为5.7K。佳能的新型35mm全画幅CMOS图像传感器是一款全域快门、像素总数在1900万像素左右、在全像素输出时最高帧速率达58fps的传感器。该传感器适用于广泛的环境和应用。

一种消除CMOS图像传感器行噪声的时序

为了消除CMOS图像传感器中随机变化的行噪声,在传统相关双采样的基础上,提出了一种新的读出时序。该时序采用行相关双采样方法,同时对相邻的两行像素进行操作,在采集图像信号的同时,把行随机噪声也采样到电容上,进行全差分操作,将行噪声消除。仿真结果表明:这种读出方法可以将行随机噪声大幅减小,经放大器放大32倍后噪声仍小于ADC的LSB,从而消除图像中随机的横纹,改善图像质量,扩展传感器在暗光下的应用。

25亿CMOS图像传感器芯片项目开创南京新产业板块

德科码＂CMOS图像传感器芯片（CIS）产业园＂项目近日正式落户南京开发区。该项目总投资约25亿美元,建成后将填补中国CIS产业的空白,主导中国的CIS市场。

业界要闻

国内新闻晶合集成1.8亿像素全画幅CIS芯片成功试产近期,晶合集成与国内先进设计公司思特威联合推出业内首颗1.8亿像素全画幅(2.77英寸)CIS(CMOS图像传感器),为高端单反相机应用图像传感器提供更多选择,推动全画幅CIS进入发展新阶段。据介绍,晶合集成基于自主研发的55nm工艺平台,携手思特威共同开发光刻拼接技术,克服了在像素列中拼接精度管控以及良率提升等困难,成功突破了在单个芯片尺寸上,所能覆盖一个常规掩模的极限,同时确保在nm级的制造工艺中,拼接后的芯片依然保证电学性能和光学性能的连贯一致。

背照式像素电学串扰及其抑制

为改善背照式像素电学串扰问题,建立了小尺寸背面照射像素间的串扰物理模型,提出了一种应用于背照式像素的防串扰结构。该结构基于正面照射像素隔离原理,在相邻像素间器件层背面插入沟槽隔离区域。仿真结果显示,短波串扰构成了背照式像素中最为严重的串扰源;相邻像素经该结构优化后,可有效隔离背表面中短波串扰电荷;当沟槽深为3μm时,相邻像素串扰量可由32.73%降至8.76%;当沟槽深为4μm时,相邻像素可实现电学串扰的完全抑制。此外,量子效率也会因该结构的使用而得到相应改善。

汇聚全球影像新闻

在发布第一款全画幅无反相机EOS R一年多之后,佳能宣布了旗舰级别全画幅无反EOS R5正在研发的消息。从某种程度上来说,这台相机的规格是很多人在2018年9月佳能发布EOS R时希望看到的。作为EOS R无反系统中定位最高的机型,EOS R5会使用全新开发的CMOS图像传感器,但尚不清楚具体像素。可以确定的是机内防抖系统以及双卡槽设计。

小像素CIS中PD隔离对白色像素影响的研究

基于CMOS工艺的互补金属氧化物半导体图像传感器(CIS)逐渐取代CCD成为市场主流,广泛应用于移动设备、医疗、汽车、安防等领域。其中,白色像素是表征CIS性能的重要指标,表征了一定像素数中输出异常亮度的像素个数。为研究如何降低白色像素,通过改变注入源种的实验,研究光电二极管(PD)之间的隔离,并经过推导计算,得到了小尺寸像素下对白色像素起到主要贡献的因素,并以此提出改善的方向。

季节限定

换季迎新,摄影师换上春装之后,也要开始为手中装备增添新色彩。本期推荐四款季节限定好物,让你的拍摄也换个心情。1理光GRIllDiaryEdition日记版GRI川IDiary依旧是一款APS-C画幅、固定镜头相机,具备约2400万像素的CMOS图像传感器,等效全画幅28mm视角。采用新的外观设计,机身表面进行金属暖灰色处理,握柄的颜色从以往的黑色换成深棕色,同时配有银色环形盖与金属热靴盖,配有未经漂白的帆船布材质收纳袋,以及与机身颜色相似的皮质腕带,全球限量发售2000台。

V6201-M系列彩色百万像素网络摄像机

V6201-M系列彩色百万像素网络摄像机，采用1／2．5″逐行扫描CMOS传感器，为用户提供一套全数字化的高清晰度、高帧率、实时图像采集系统，具有高信噪比特性。

松下LUMIX S5

参考价格:约14000元松下将旗下全画幅无反的价格拉到了更低的水准,这台相机同时还做到了非常优秀的便携特性。产品参数影像传感器_2420万像素全画幅CMOS传感器图像处理器_Venus引擎自动对焦系统_225点DFD反差式对焦系统感光度范围_ISO 100-51200最大图片尺寸_6000×4000像素测光系统_1728区多重测光系统,支持中央侧重,点测光等模式视频功能_4K/6Op 10-Bit 4:2:0,全高清1080p最高180p取景器_236万画点电子取景器存储介质_双SD/SDHC/SDXC卡槽,一个支持UHS-1,一个支持UHS-11机背屏幕_3英寸多角度翻转触控屏幕,184万画点最大连拍速率_7fps(机械快门),6K拍照模式下最高30fps(1800万像素)无线连接_Wi-Fi,蓝牙尺寸_133×97×82mm重量_714g(仅机身含电池和存储卡).

索尼Alpha 1

参考价格:约48500元拥有令人惊叹的价格和性能的新旗舰索尼新推出的旗舰级全画幅无反型号参数性能十分强劲,如果要列出这台相机的所有关键特性,真的能写一本书了。简要来说,这台相机使用了5010万像素全画幅堆栈背照式CMOS传感器,其微透镜采用无间隙设计,像素电路也采用了分层设计。图像处理器则使用了更先进的Bionz XR处理器,处理能力达到了上代产品的8倍。