一种瞬态限流的全NMOS译码器设计方法

针对低温多晶硅(low temperature poly-silicon,LTPS)和低温多晶氧化物(low temperature polycrystalline oxide,LTPO)工艺下的有机电致发光显示器(organic light emitting diode,OLED)电路设计时,驱动译码电路瞬态产生大电流引起的闩锁效应烧坏器问题,提出一种具有瞬态电流限制能力的全N增强型金属氧化物半导体(N-enhancement type metal oxide semiconductor,NMOS)场效应管的译码器电路设计方法。该方法基于树状网络进行译码和限流,利用支路简并方法进行逻辑化简,采用共源共栅结构中的输出阻抗限制译码瞬态过程的最大电流;在SMIC 180 nm CMOS工艺下完成设计,核心电路面积为470.69μm^(2)。2种不同输入条件下的仿真结果表明,采用格雷码对输入激励进行编码的5-32全NMOS译码器的功耗延迟积仅为9.77×10^(-20)J·s,比同等工艺、电源电压、温度条件下设计的CMOS 5-32译码器降低了81.8%;瞬态译码时的最大电流为11.69μA,比CMOS 5-32译码器降低了99.44%。

基于修正ANT逻辑高速树形32 BitCarry Lookahead加法器

一种用修正全NMOS管逻辑(ANT)实现的树形结构高速32bitcarryLookahead加法器,使用两相时钟动态CMOS逻辑、修正不反向ANT逻辑和二进制树形结构实现。该加法器运用0.25μm工艺,文中给出了修正ANT逻辑中所有晶体管的宽长尺寸和仿真结果,最高工作频率为2GHz,计算结果在3.5个时钟周期后有效。