一种应用于星载交换机的DDR3共享存储交换结构的设计与实现

设计并实现了一种基于DDR3的星载路由队列管理器,该设计采用片外DDR3 SDRAM作为数据缓冲区,在减少片内资源消耗的同时,可以有效的对大量业务流进行管理,兼顾了路由器高吞吐率的要求和星载路由器存储资源珍贵的实际情况。同时,在DDR3控制器中提出了一种连续处理多个读请求的设计,保证DDR3在面对大量读写请求时,可以连续进行读写,进一步提高了DDR3的利用率。整个设计在Xilinx Virtex-7 XC7V690T上实现,同时采用ModelSim SE-642019.2进行了行为级的仿真分析。

共享存储器交换的排队模型

对于共享存储器交换结构,传统的排队模型的分析基于时隙,只能给出总的丢包性能,不能准确给出在不平衡业务分布下,不同的输入端口所具有的不同丢包性能。文中提出共享存储器交换结构在任意输出分布下的一种排队模型,对于完全共享(CS)以及具有最大队长限制的共享(SMXQ)两种存储器共享策略进行了性能分析。该模型基于子时隙建立多个状态空间和相邻子时隙之间的概率转移矩阵。通过仿真验证了所提出的排队模型的准确性。