用于FIR滤波器设计的共同子表达式消除新方法

提出基于等权重准则的共同子表达式消除(CSE)方法减少有限冲击响应(FIR)滤波器的硅面积与功耗开销。该方法通过在等权重的系数位中选择子表达式,然后消除不等权重的共同子表达式,减少加法器数量的同时确保了加法器的平均位宽较小。另外,该方法基于折叠直接型结构,相对于采用转置型结构的传统方法减少约50%的寄存器开销。针对如何寻找最优的共同子表达式,介绍了一种低复杂度的矩阵搜索过程。实验结果表明,该方法相较于已有的H-CSE方法平均减少46%的电路面积以及69%的功耗;相较于V-CSE方法平均减少45%的电路面积以及68%的功耗。

一种采用较少加法器的FIR滤波器实现方法

该文提出的无乘法器结构的滤波器实现方法主要基于移位相加操作、子表达式和乘法器模块的思想。首先提出部分共同子表达式概念,然后引入矩阵分析法寻找合适的部分共同子表达式,尽可能减少加法器数目。通过比较可以看出,采用这种结构的滤波器实现方法比一般方法大大节省硬件资源。另外,该文对所提出的'用部分共同子表达式减少加法器数目'的方法进行了理论分析,结果表明这种方法尤其适合于抽头系数较多的情况,可以大大减少搜索运算量。

化学反应时间与半衰期及反应级数间的关系

从半衰期通式推导出t34,t78,……的通式及其共同表达式,并说明其物理意义.

基于MSD编码的FIR滤波器优化方法

提出一种将MSD编码与CSE(共同子表达式消去法)结合起来用以优化FIR滤波器的方法。首先介绍了MSD编码概念,给出生成MSD编码的通用方法,最后给出改进的CSE算法。相较于目前大多将CSD编码与CSE相结合的研究方法,笔者提出的方法可提供更多"共同子表达式",可减少更多的加法器数目。通过实例比较,笔者提出的优化方法可节省更多的硬件资源。

FIR滤波器的CSE优化算法设计及其FPGA实现

为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用。应用DSP Bu ilder建立模型,以图形化界面实现一个32阶的低通有限长单位冲激响应滤波器,并用Modelsim和QuartusⅡ进行仿真。仿真结果表明:运用优化CSE算法设计的有限长单位冲激响应滤波器比用传统CSE算法设计的滤波器使用更少的逻辑单元,且优化设计的有限长单位冲激响应滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源。最后,在A ltera公司DE2开发板上实现所设计的滤波器,硬件实现表明所设计的滤波器滤波效果和仿真结果一致。