实现折叠共栅共源运放MST的时钟馈通频率补偿方法

该文基于二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种新型的时钟馈通频率补偿方法。该方法通过MOS电容引入时钟馈通进行频率补偿,无需对运放结构和参数进行调整。在Cadence ADE仿真环境下运用SMIC 0.35μm 2P3M Polyside Si CMOS模型参数,对折叠共源共栅放大器进行了模拟分析。结果表明,补偿后的运放实现了MST状态,并缩短了建立时间22.7%,提高了其响应速度。在0.5pF^2.5pF负载电容范围内,其建立时间近似线性变化,且对应每一负载电容值均达到MST状态。该方法可望应用于高速有源开关电容网络及其相关领域。

一种新型开关电容共模反馈电路

本文设计了一种应用于CMOS全差分折叠共源共栅结构运放中的开关电容共模反馈(SC-CMFB)电路。同传统结构的SC-CMFB电路相比,该结构能够使输出共模电平具有零延迟建立的特性,同时,共模反馈电路所需的电容减少了一半,控制时序也相对简单。基于HspiceD对电路进行了仿真验证,结果表明,该结构的共模电平建立时间相对于传统结构缩短了至少六个周期。

一款适用于高速读出电路的输出级运算放大器设计

CMOS运算放大器是红外探测器系统读出电路的重要模块,其性能直接影响红外读出电路性能。本文设计了一款适用于高速读出电路的输出级运算放大器,在负载电阻100 kΩ,负载电容25 pF的条件下,使读出电路的工作频率大于20 MHz。输出级运算放大器由折叠共源共栅差分运放和甲乙类推挽反相运放级联构成。折叠共源共栅差分运放可以实现电路高增益、大输出电压范围和高输出阻抗,同时可以有效减小放大器输入端的米勒电容效应。甲乙类推挽反相运放具有高电压电流转换效率,可以灵活地从负载得到电流或者向负载提供电流,实现高电流增益,驱动大负载。两级运放之间通过米勒电容实现频率补偿,保证运放的稳定性。本文设计的高速输出级运算放大器基于SMIC 0.18μm工艺设计,最终实现指标:功耗不大于10 mW,运放增益>84 dB,相位裕度79°,单位增益带宽>100 MHz,噪声78μV(1~500 MHz),输出电压范围1~5 V,建立时间<15 ns。通过设计高速输出级运算放大器,红外读出电路的读出速率和帧频得到有效提高。

应用于Sigma-Delta ADC中的高性能前置放大器

设计了一种高性能的全差分型折叠式共源共栅放大器。一方面,电路中使用了斩波技术和AB类推挽技术,以提高放大器的精确度和动态性能;另一方面,放大器中的电流源采用自级联结构,可以进一步提高电路的电压裕度和鲁棒性。本电路基于华润上华CMOS 0.35μm工艺实现,版图面积为640μm×280μm,Spectre后仿真结果表明,在电源电压为5 V且斩波频率为156.25 kHz的情况下,等效输入噪声为1.11 n V/Hz^(1/2),失调电压为61.5μV,功耗为1.22 mW。

一种高PSRR带隙基准电压源的设计

随着集成电路产业的飞速发展,电子行业对于模拟集成电路的性能提出了更高的要求,如何设计出更高性能的带隙基准引发了许多学者的思考。在这样的背景下,针对高电源电压抑制比(Power supply voltage rejection ratio,PSRR)带隙基准展开了研究,通过选用共源共栅结构运放和在带隙基准电压源主体电路的输出端添加RC低通滤波器两种设计优化策略来改善电路的PSRR性能。基于SMIC 0.13μm CMOS工艺,使用Cadence软件进行电路设计与版图验证。仿真结果表明,温度-40℃~85℃,输出带隙基准电流为5.017μA,输出带隙基准电压为1.21 V,电路的温度系数为6.437 ppm/℃,电源电压抑制比为-90.62 dB,版图面积为8770.06μm~2。版图通过了DRC与LVS验证,电路后仿真得到的性能与前仿真结果差异不大,可以满足性能要求。

高性能LDO线性电压变换器的误差放大器的分析与设计

本文将一种共源共栅运放结构成功地应用于新一代高性能的LDO线性电压变换器的设计中。通过仿真和比较可知,整个LDO线性电压变换器在低频段的电源抑制比为69dB左右,改善了误差放大器开环增益,同时芯片抗电源变化的能力也能满足要求。

RS 485接口芯片中的迟滞比较器设计

基于RS 485通信协议设计接收电路中的比较电路。比较电路采用带有源电流镜的折叠式共源共栅运放,单端输出,在折叠点处增加4个NMOS管为电路提供正反馈,并通过适当的调节其中2个的宽长比来改变迟滞电压的范围。采用CSMC 0.6μm COMS工艺的HSpice仿真结果表明,此电路能够产生大约±200 mV的迟滞电压,并且当数据传输速率达到2.5 Mb/s时也能正常工作,比通常的比较器更能满足RS 485协议的要求。

一种可重构流水线结构模数转换器的设计

设计了一种应用于多标准收发器的可重构流水线结构模数转换器,通过一个重构配置控制信号动态地配置采样频率的大小及分辨率的位数,以满足不同标准及系统的需要。在设计中还采用了共源共栅两级运放和差分动态比较器来优化电路的速度和功耗。仿真结果表明这种可重构流水线结构模数转换器能够很好地实现采样频率及分辨率位数的可重构。