关键方程的新推广

给出了关键方程的全新的推广,构造了一个齐次关键模方程,并用域F上的两个变元的多项式环F[x,y]的齐次理想刻画该方程的解空间;证明了齐次关键模方程可以用来解决卷积码的盲识别问题,这是一个全新的研究课题,在智能通信、信息截获和密码分析等领域有重要的应用;利用该方法得到的二元多项式齐次理想Grbner基的快速算法,给出了求解齐次关键模方程的快速算法,也给出了详细的计算实例.大量的实验也证实了该文的各项理论分析结果.

从一题开始的变式教学——学本课堂下的解方程关键步骤“去分母”教学设计

解方程中的去分母这个步骤,学生在学生过程中有一定的困难,为突破这一难点,笔者利用一个典例,在此基础上进行有针对性的变式,让学生在尝试中、犯错中明白去分母的依据、方法和注意事项.

运放电路的直线方程设计

本文研究的运算放大器电路的直线方程设计,使运放电路设计有规律可寻、简单可靠。论文首先给出了4种直线方程与其对应的电路,然后举例介绍了如何用直线方程分析法设计运放电路。

10Gb/s Reed-Solomon(255,239)解码器的设计

文章介绍10Gb/s Reed-Solomon(255,239)解码器的设计与实现。在优化解码器处理流程的基础上,通过采用4路数据复用解关键方程单元的方法,降低硬件实现的复杂度,减小芯片面积。除此之外,该解码器还具有对不可纠错码块进行判断和处理的功能。该解码器已采用Synopsys EDA工具和TSMC0.18μm CMOS工艺实现了综合。结果表明,此设计完全可以实现10Gb/s RS码的解码功能,并且实现的复杂度大大降低。

Berlekamp-Massey算法和基本迭代算法求错位多项式

BCH码、RS码的译码问题主要归结为一个所谓关键方程的解决,也即是错位多项式的求法。本文首先简要介绍了一种求错位多项式的方法:Berlekamp Massey算法,简称BM算法。然后重点讨论了另一种求错位多项式的算法:基本迭代算法。它能在很多情形下处理矩阵,当它用来处理伴随矩阵时,它能起到与BM算法相同的效果。由于基本迭代算法采用的是高斯消元,所以它更为直观,而BM算法更好理解。

截短Reed-Solomon码译码器的FPGA实现

提出了一种改进的BM算法,并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明,该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。

中国经济可持续增长因素分析

引入索罗斯旺模型对宏观经济增长因素进行分析。假设经济中微观个体厂商的生产函数是哈罗德中性技术进步的,每个生产者都是以利润最大化为导向安排生产计划,每个消费者在每一期的消费支出占其当期可支配收入的比例是固定不变的。在这些假设的基础上得到了人均资本存量动态变化方程,由此得到索罗关键方程,并且发现索罗关键方程的根具有稳定性。在对经济增长因素分析中发现,技术进步对经济增长的作用较资本,劳动更为显著。

单叶双曲面、二次锥面/球面统一求交算法

为讨论方便,我们将单叶双曲面、二次锥面统称为∑*.首先考虑曲面∑*的两种特殊情况,给出了其与球面的交线为圆的条件,还直接给出了圆心、半径和法向量等重要几何参数,确保了交线的准确性.其次,通过求出球心P到曲面∑*的最短距离DMIN,直接判断是否无交,相切.在交线为非平面闭合曲线的情况下,通过巧妙的坐标变换,得到了关键方程,求出关键点,并根据关键点的个数确定交线的拓扑结构并求出交曲线的参数方程,确保了交线拓扑结构的稳定.

数字电视信道传输中RS译码算法的研究

针对数字电视译码电路复杂,译码速度不高的缺点,利用多项式带余除法的相关推论,提出一种改进型欧几里德算法.与传统欧几里德算法相比,该算法在求解关键方程的过程中能够较为容易地得到错误值多项式和错误位置多项式,从而可以降低硬件电路的复杂性,提高译码速度.仿真结果表明当误码个数不超过错误容限时,该算法能够完成正确译码的效果.

RS译码中改进型欧几里德算法的研究及其FPGA实现

RS码在通信领域有着广泛的应用,其中最重要的是关键方程的求解.传统欧几里德算法在求解关键方程时需要进行多项式次数的判断,从而造成硬件电路复杂,译码速度下降.通过对综合除法进行推广,提出了一种改进型欧几里德算法,它不需要进行多项式次数的判断,能够降低译码的复杂度,减少硬件电路的复杂性,提高译码速度.在VCS软件中进行FPGA仿真,结果表明:当误码个数不同时该算法可以达到预期的效果.

数字电视译码电路中改进型欧几里德算法

为了简化数字电视译码电路的复杂性,提出一种改进型欧几里德算法.该算法利用多项式带余除法的相关推论,通过矩阵的列变换来求解关键方程,这样可以快速地得到商式和余式,从而可以减少迭代运算的次数.与传统欧几里德算法相比,该算法在求解关键方程的过程中能够更方便地得到错误值多项式和错误位置多项式,并且能够减少硬件电路的复杂性,提高RS码的译码速度.

基于改进型欧几里德算法的RS译码研究

为了简化数字电视译码电路的复杂性,提出一种改进型欧几里德算法。该算法利用多项式带余除法的相关推论,在关键方程中对错误值多项式进行巧妙的处理,这样可以方便地得到商式和余式,从而便于进行迭代。与传统欧几里德算法相比,该算法在求解关键方程的过程中能够更容易地得到错误值多项式和错误位置多项式,能减少硬件电路的复杂性,提高译码速度。

数字电视信道传输中RS译码算法的研究及FPGA仿真

针对数字电视译码电路复杂,译码速度不高的特点,基于多项式带余除法的相关推论,提出一种改进型欧几里德算法.与传统欧几里德算法相比,该算法在求解关键方程的过程中能够较容易地得到错误值多项式和错误位置多项式,从而可以减少硬件电路的复杂性,提高译码速度.FPGA电路仿真结果表明该算法切实可行.

RS(63,45)编译码器的设计与FPGA实现

里德-索罗门(RS)编码是一类具有很强纠错能力的多进制BCH编码,它不但可以纠正随机错误,也能纠正突发错误。首先介绍了伽罗华域加法器和乘法器的设计,然后详细地阐述了RS(63,45)编译码器各模块的设计原理。对编译码器各模块先用Matlab进行设计,验证设计的正确性,再对译码器模块进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错能力。设计的编译码器能运用到实际的无线通信系统中去。

基于FPGA的RS译码器的设计与实现

采用改进型Berlekamp_Massey(RiBM)算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS(255,207)译码器,可实现对每个码字(255个码元)中不多于24个码元的错误进行纠正。此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率。

一种具有容错性的序列综合算法

线性递归序列的容错综合问题在流密码分析领域具有重要的理论分析与应用价值。利用伽罗华域上2个变元多项式??x,y?的齐次理想刻画齐次关键方程的解空间,通过齐次关键方程解决线性递归序列综合问题不但具有可行性,而且具有某些容错性质。为此,根据二元多项式齐次理想Gr?bner基算法,提出一种求解齐次关键方程的快速算法,并给出一个定理来论述算法实现序列综合的充分条件。通过实验仿真对该算法在不同的序列复杂度和误码率下的容错性能进行分析,结果表明,该算法的成功率与序列复杂度呈线性关系,在误码率为10–3的情况下,对于序列复杂度为65、序列长度为1 000的序列,成功率可达86.6%以上。

存在差错及疑符时q元BCH码的译码

1、用另一种方法证明了C.L.Chen的一个定理; 2、证明了关于译BCH码而必须进行的迭代次数的下限的一个推测; 3、把对q元BCH码仅存在着差错时的泽码算法,推广到既有差错,又有疑符时的情况。

广义两分量Camassa-Holm方程的柯西问题

研究了一个广义两分量Camassa-Holm方程的柯西问题,该模型可从经过线性切流的浅水波的理论机制中得出.文中讨论了该模型的爆破现象,建立了爆破发生时柯西问题的初始值满足的充分条件.同时研究了强解的持久和唯一连续性.