基于内建自测的软错误与老化在线检测

负偏置温度不稳定性为主的老化会造成时序违规故障及软错误故障。为此,提出软错误与老化在线检测器(SEAOS)。在器件正常工作的情况下,在线检测上述2种故障。复用并发内建逻辑块观察器,使得硬件开销不超过30%。实验结果表明,在0.18μm工艺尺寸下,与经典检测结构相比,SEAOS有较好的检测能力,且硬件开销较少。

一种容软错误的BIST结构

针对深亚微米工艺下瞬态故障引发的软错误可能成为芯片失效的重要原因,提出一种容软错误的BIST结构——FT-CBILBO.该结构对并发内建逻辑块观察器进行改进,通过对多输入特征寄存器进行功能复用,构建双模冗余的容错微结构,并且能有效地降低开销;在触发器输出端插入C单元,可有效地针对单事件翻转进行防护,阻塞瞬态故障引发的软错误.在UMC0.18μm工艺下的实验结果表明,FT-CBILBO面积开销为28.37%～33.29%,性能开销为4.99%～18.20%.

一种基于功能复用的容错扫描链电路结构

由于软错误已经成为影响芯片可靠性的主导原因,文章提出一种容忍软错误的高可靠BIST结构——TMR-CBILBO。通过构建三模冗余的容错扫描链电路结构,在触发器输出端插入表决器,可有效地防护单事件翻转,容忍瞬态故障引发的软错误。以多输入特征寄存器的功能复用为切入点,有效地降低容错设计的面积开销。在UMC 0.18μm工艺下针对ISCAS 89基准电路的实验结果表明,TMR-CBILBO的软错误率下降95.56%～98.21%,面积开销为71.68%～84.21%,性能开销为1.75%～4.39%。

基于功能复用的抗老化BIST设计

随着不断缩小的工艺尺寸,NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出。本文针对老化引起的时序违规提出了一种抗老化的结构设计TFM-CBILBO,在一种BIST结构——并发内建逻辑块观察器的基础上,复用了其中原本不工作的时序单元,根据电路老化程度切换工作模式,有效防止时序违规的发生。在UMC0.18μm工艺下的实验结果表明,TFM-CBILBO面积开销为20.53%~3.21%,相比非时序拆借方案时延开销降低40.0%～71.6%。