基于陶瓷衬底的薄膜再布线工艺及组装可靠性研究

随着军用武器装备向着智能化、小型化方向发展,业界对集成封装技术提出了更高的要求。基于陶瓷衬底的高密度薄膜再布线技术可应用于薄膜陶瓷多芯片组件(MCM-C/D)封装结构,实现感知系统、计算系统、测试系统等的小型化集成。制备了基于高温共烧陶瓷衬底的两层金属两层介质(HTCC-2M2P)结构的高密度载板样品,布线密度≤40μm/40μm,经过高温存储、温度循环等环境考核后,再布线层的可组装性满足GJB548标准对于焊接和引线键合的技术要求。

再布线圆片级封装板级跌落可靠性研究

再布线圆片级封装通过对芯片焊区的重新构造以及无源元件的集成可以进一步提升封装密度、降低封装成本。再布线圆片级封装器件广泛应用于便携式设备中,在实际的装载、运输和使用过程中抗冲击可靠性受到高度重视。按照JEDEC标准对再布线圆片级封装样品进行了板级跌落试验,首先分析了器件在基板上不同组装点位的可靠性差异;然后依次探讨了不同节距和焊球尺寸、再布线结构对器件可靠性的影响;最后,对失效样品进行剖面制样,采用数字光学显微进行形貌表征。在此基础上,结合有限元分析对再布线结构和铜凸块结构的圆片级封装的可靠性和失效机理进行深入地阐释。

再布线圆片级封装的温度循环可靠性研究

圆片级封装再布线层结构改变焊盘布局从而提升器件I/O密度和集成度,在移动电子产品中得到广泛应用,其热机械可靠性备受关注。按照JEDEC标准对含RDL结构的WLP器件进行了温度循环试验,研究了WLP器件结构对可靠性的影响。结果表明,随样品节距减小,器件的可靠性降低;相同节距时,焊球直径越小可靠性越低。通过失效分析发现了3种与互连结构有关的失效模式,其中一种与RDL结构直接相关,且对大节距的WLP器件可靠性产生了较大影响。结合有限元模拟,对再布线结构圆片级封装的失效机理进行了深入地分析。

TSV转接板空腔金属化与再布线层一体成型技术

为满足射频微波应用的需求并实现三维异质集成,提出了一种带有大尺寸空腔结构的硅通孔(TSV)转接板,研究了其空腔金属化与表面金属再布线层(RDL)一体成型技术。首先,刻蚀空腔并整面沉积一层2μm厚的SiO2;然后,在不损伤其他部分绝缘层的条件下,通过干法刻蚀完成TSV背面SiO2刻蚀;最后,通过整面电镀实现空腔金属化和RDL一体成型,并通过金属反向刻蚀形成RDL。重点研究了对TSV背面SiO2刻蚀时对空腔拐角的保护方法,以及在形成表面RDL时对空腔侧壁金属层的保护方法。最终获得了带有120μm深空腔的TSV转接板样品,其中空腔侧壁和表面RDL的金属层厚度均为8μm。

基于分形结构的天线设计及天线-芯片一体化射频组件制造工艺

实现了一种基于分形结构的天线-芯片一体化射频组件的设计与制造,设计了基于4阶Hilbert曲线的分形电感和基于2阶Sierpinski三角形的天线结构,有效提高了集成模组中的空间利用率,实现了电子器件的小型化。天线结构可以通过馈电位置的变化实现辐射频点可调,最多可实现36GHz、50GHz、70.6GHz3个辐射频点,有助于实现灵活的应用场景。各辐射频点上的回波损耗大于25dB,最大辐射方向增益为11.93dB。为了实现分形天线和射频芯片的一体化集成,设计和实现了天线-芯片一体化射频组件架构与12英寸晶圆级嵌入式基板工艺。与现有的射频组件集成工艺相比,利用光刻工艺实现了天线-芯片垂直高密度互连,同时改善了系统的射频性能。

芯片三维互连技术及异质集成研究进展

集成电路的纳米制程工艺逐渐逼近物理极限,通过异质集成来延续和拓展摩尔定律的重要性日趋凸显。异质集成以需求为导向,将分立的处理器、存储器和传感器等不同尺寸、功能和类型的芯片,在三维方向上实现灵活的模块化整合与系统集成。异质集成芯片在垂直方向上的信号互连依赖硅通孔(TSV)或玻璃通孔(TGV)等技术实现,而在水平方向上可通过再布线层(RDL)技术实现高密度互连。异质集成技术开发与整合的关键在于融合实现多尺度、多维度的芯片互连,通过三维互连技术配合,将不同功能的芯粒异质集成到一个封装体中,从而提高带宽和电源效率并减小延迟,为高性能计算、人工智能和智慧终端等提供小尺寸、高性能的芯片。通过综述TSV、TGV、RDL技术及相应的2.5D、3D异质集成方案,阐述了当前研究现状,并探讨存在的技术难点及未来发展趋势。

微系统封装关键工艺设备发展现状及国产化分析

以硅通孔(TSV)、再布线(RDL)、微凸点(Bumping)、封装组装为典型特征的微系统封装技术已成为后摩尔时代集成电路发展的新趋势,其实现途径的主要基础工艺包括光刻、刻蚀、薄膜沉积、电镀、键合、减薄等。从微系统封装工艺出发,系统梳理了主要工艺设备需求、发展现状以及国产化进展。通过现状及趋势的分析对比,认为微系统封装技术已进入行业发展机遇期,其所需的工艺设备对制程节点要求相对较低,对设备种类要求较多,可作为制造设备国产化的重要平台大力发展,提升半导体产业链供应链韧性与安全水平。

先进封装RDL-first工艺研究进展

随着摩尔定律逐步达到极限,大量行业巨头暂停了7 nm以下工艺的研发,转而将目光投向先进封装领域。其中再布线先行(RDL-first)工艺作为先进封装技术的重要组成部分,因其具备高良率、高密度布线的优势吸引了大量研究者的目光。总结了RDL-first工艺的技术路线及优势,详细介绍其工艺进展,模拟其在程序中的应用,并对RDL-first工艺的发展方向进行展望,为RDL-first技术的进一步优化提供参考。

光敏聚酰亚胺光刻胶研究进展

近年来,光敏聚酰亚胺(PSPI)在先进封装、微机电系统和有机发光二极管(OLED)显示等新兴领域的需求牵引下得到了快速发展。在基础研究、应用研究以及产业化方面,PSPI的进展都引起了广泛关注。光敏聚酰亚胺作为一种实用的可自图案化薄膜材料显示出越来越突出的重要性。本文综述了近年来正性、负性光敏聚酰亚胺的结构设计、光化学反应及其感光性能等方面的研究进展,简要介绍了在集成电路、微机电系统以及OLED显示等方面的应用需求,最后对光敏聚酰亚胺在研究和应用中存在的问题及其前景进行了展望。

2.5D硅转接板关键电参数测试技术研究

硅转接板是3D IC中实现高密度集成的关键模块,获取其技术参数对微系统的设计至关重要。以实际研制的一种2.5D硅转接板为研究对象,对大马士革铜布线(Cu-RDL)、硅通孔(TSV)关键电参数的测试结构与测试方法进行了研究,并对TSV电参数测试结构的寄生电容进行了分析。研究结果表明,研制的2.5D硅转接板中10μm×80μm TSV的单孔电阻为26 mΩ,1.7μm厚度的Cu-RDL的方块电阻为9.4 mΩ/,测试结果与理论计算值相吻合。本研究工作为2.5D/3D集成工艺的研发和建模提供了基础技术支撑。

晶圆级封装中玻璃晶圆介电常数的提取

研究了一种用于晶圆级封装中玻璃晶圆介电常数提取的方法。通过在玻璃晶圆上利用晶圆级再布线技术,实现谐振环电路的制作,利用射频毫米波探针台完成S参数的测量,最后通过仿真曲线与实测曲线的拟合完成玻璃晶圆相对介电常数的提取。结果表明,在10~60 GHz频段内,玻璃晶圆的介电常数随着频率的升高而降低,在60 GHz时相对介电常数值约等于6.4。利用提取的结果,完成了一款单极子毫米波天线的设计和制作,实测结果显示天线中心频点、带宽与设计值保持一致,验证了文中采用的介电常数提取方法的有效性。