-
题名TSV转接板空腔金属化与再布线层一体成型技术
被引量:1
- 1
-
-
作者
曹睿
戴风伟
陈立军
周云燕
曹立强
-
机构
中国科学院大学
中国科学院微电子研究所
上海先方半导体有限公司
华进半导体封装先导技术研发中心有限公司
-
出处
《半导体技术》
CAS
北大核心
2020年第10期790-795,共6页
-
基金
国家科技重大专项资助项目(2017ZX02315005-004)。
-
文摘
为满足射频微波应用的需求并实现三维异质集成,提出了一种带有大尺寸空腔结构的硅通孔(TSV)转接板,研究了其空腔金属化与表面金属再布线层(RDL)一体成型技术。首先,刻蚀空腔并整面沉积一层2μm厚的SiO2;然后,在不损伤其他部分绝缘层的条件下,通过干法刻蚀完成TSV背面SiO2刻蚀;最后,通过整面电镀实现空腔金属化和RDL一体成型,并通过金属反向刻蚀形成RDL。重点研究了对TSV背面SiO2刻蚀时对空腔拐角的保护方法,以及在形成表面RDL时对空腔侧壁金属层的保护方法。最终获得了带有120μm深空腔的TSV转接板样品,其中空腔侧壁和表面RDL的金属层厚度均为8μm。
-
关键词
三维异质集成
硅通孔(TSV)转接板
空腔金属化
再布线层(RDL)
一体成型
-
Keywords
3D heterogeneous integration
trough silicon via(TSV)interposer
cavity metallization
redistribution layer(RDL)
integrated forming
-
分类号
TN305
[电子电信—物理电子学]
-
-
题名基于陶瓷衬底的薄膜再布线工艺及组装可靠性研究
- 2
-
-
作者
朱喆
黄陈欢
李林森
刘俊夫
-
机构
中国电子科技集团公司第四十三研究所微系统安徽省重点实验室
中国电子科技集团公司第四十三研究所
-
出处
《电子与封装》
2023年第10期52-57,共6页
-
文摘
随着军用武器装备向着智能化、小型化方向发展,业界对集成封装技术提出了更高的要求。基于陶瓷衬底的高密度薄膜再布线技术可应用于薄膜陶瓷多芯片组件(MCM-C/D)封装结构,实现感知系统、计算系统、测试系统等的小型化集成。制备了基于高温共烧陶瓷衬底的两层金属两层介质(HTCC-2M2P)结构的高密度载板样品,布线密度≤40μm/40μm,经过高温存储、温度循环等环境考核后,再布线层的可组装性满足GJB548标准对于焊接和引线键合的技术要求。
-
关键词
薄膜工艺
再布线层
可组装性
-
Keywords
thin film technology
rerouting layer
assemblability
-
分类号
TN305.94
[电子电信—物理电子学]
-
-
题名再布线圆片级封装板级跌落可靠性研究
被引量:5
- 3
-
-
作者
茹茂
翟歆铎
白霖
陈栋
郭洪岩
李越生
肖斐
-
机构
复旦大学材料科学系
江阴长电先进封装有限公司
-
出处
《半导体技术》
CAS
CSCD
北大核心
2013年第9期702-708,共7页
-
基金
国家科技重大专项资助(2011ZX02602)
-
文摘
再布线圆片级封装通过对芯片焊区的重新构造以及无源元件的集成可以进一步提升封装密度、降低封装成本。再布线圆片级封装器件广泛应用于便携式设备中,在实际的装载、运输和使用过程中抗冲击可靠性受到高度重视。按照JEDEC标准对再布线圆片级封装样品进行了板级跌落试验,首先分析了器件在基板上不同组装点位的可靠性差异;然后依次探讨了不同节距和焊球尺寸、再布线结构对器件可靠性的影响;最后,对失效样品进行剖面制样,采用数字光学显微进行形貌表征。在此基础上,结合有限元分析对再布线结构和铜凸块结构的圆片级封装的可靠性和失效机理进行深入地阐释。
-
关键词
圆片级封装(WLP)
再布线层(RDL)
板级跌落
失效分析
有限元分析(FEA)
-
Keywords
wafer level package (WLP)
redistribution layer (RDL)
board level drop
failureanalysis
finite element analysis (FEA) .
-
分类号
TN305.94
[电子电信—物理电子学]
-
-
题名再布线圆片级封装的温度循环可靠性研究
被引量:2
- 4
-
-
作者
杨东伦
翟歆铎
陈栋
郭洪岩
肖斐
-
机构
复旦大学材料科学系
江阴长电先进封装有限公司
-
出处
《半导体技术》
CAS
CSCD
北大核心
2013年第9期709-714,共6页
-
基金
国家科技重大专项资助(2011ZX02602)
-
文摘
圆片级封装再布线层结构改变焊盘布局从而提升器件I/O密度和集成度,在移动电子产品中得到广泛应用,其热机械可靠性备受关注。按照JEDEC标准对含RDL结构的WLP器件进行了温度循环试验,研究了WLP器件结构对可靠性的影响。结果表明,随样品节距减小,器件的可靠性降低;相同节距时,焊球直径越小可靠性越低。通过失效分析发现了3种与互连结构有关的失效模式,其中一种与RDL结构直接相关,且对大节距的WLP器件可靠性产生了较大影响。结合有限元模拟,对再布线结构圆片级封装的失效机理进行了深入地分析。
-
关键词
圆片级封装(WLP)
再布线层(RDL)
温度循环
失效分析
有限元分析(FEA)
-
Keywords
wafer level package (WLP)
redistribution layer (RDL)
temperature cycling
failure analysis
finite element analysis (FEA)
-
分类号
TN406
[电子电信—微电子学与固体电子学]
-
-
题名芯片三维互连技术及异质集成研究进展
被引量:7
- 5
-
-
作者
钟毅
江小帆
喻甜
李威
于大全
-
机构
厦门大学电子科学与技术学院
厦门云天半导体科技有限公司
-
出处
《电子与封装》
2023年第3期12-22,共11页
-
基金
中央高校基本科研业务费专项资金(20720220072)
国家自然科学基金青年项目(62104206)。
-
文摘
集成电路的纳米制程工艺逐渐逼近物理极限,通过异质集成来延续和拓展摩尔定律的重要性日趋凸显。异质集成以需求为导向,将分立的处理器、存储器和传感器等不同尺寸、功能和类型的芯片,在三维方向上实现灵活的模块化整合与系统集成。异质集成芯片在垂直方向上的信号互连依赖硅通孔(TSV)或玻璃通孔(TGV)等技术实现,而在水平方向上可通过再布线层(RDL)技术实现高密度互连。异质集成技术开发与整合的关键在于融合实现多尺度、多维度的芯片互连,通过三维互连技术配合,将不同功能的芯粒异质集成到一个封装体中,从而提高带宽和电源效率并减小延迟,为高性能计算、人工智能和智慧终端等提供小尺寸、高性能的芯片。通过综述TSV、TGV、RDL技术及相应的2.5D、3D异质集成方案,阐述了当前研究现状,并探讨存在的技术难点及未来发展趋势。
-
关键词
三维异质集成
先进封装
硅通孔
玻璃通孔
再布线层
-
Keywords
three-dimension integration
advanced packaging
through silicon via
through glass via
redistribution layer
-
分类号
TN305.94
[电子电信—物理电子学]
-