期刊文献+
共找到15篇文章
< 1 >
每页显示 20 50 100
54位高速冗余二进制乘法器的设计 被引量:2
1
作者 崔晓平 高鹏辉 +2 位作者 尹洁珺 丁晶 李启 《微电子学与计算机》 CSCD 北大核心 2014年第4期140-143,共4页
冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程... 冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程,并利用并行前缀/进位选择混合加法器对RB-NB转换器进行优化设计.采用Verilog HDL对乘法器进行描述,并在ModelSim平台上进行仿真验证,在SMIC 0.18mm标准工艺库下,通过Synopsys公司综合工具Design Compiler进行综合,得到54bRB乘法器的延时可达到3.97ns,面积是409 293mm2. 展开更多
关键词 冗余二进制乘法器 布斯编码 部分积 并行前缀加法器
下载PDF
基于布尔偏振编码逻辑代数的高效冗余二进制加法的光学实现(英文)
2
作者 王滨 余飞鸿 +1 位作者 郭茂田 杨建文 《光子学报》 EI CAS CSCD 1998年第9期813-838,共26页
冗余二进制法适合数字光学混合计算机.利用该法可以在常数时间内实现无进位的并行算数和,并建立内在的并行算数单元.本文在分析该方法的基础上,利用布尔偏振编码逻辑代数设计了高效光学冗余二进制加法操作系统.
关键词 冗余二进制 布尔偏振编码逻辑代数 光计算
下载PDF
基于布尔偏振编码逻辑代数(BPLA)的高效压缩冗余二进制数算术运算的光学实现
3
作者 余飞鸿 洪华 张俊 《光学仪器》 1995年第4期79-79,共1页
在数字式光计算机的研究中,已用各种数制对算术运算进行了广泛的探讨。与改进型的符号数字表示法(MSD)用集合{1,0,1}中三个符号替代相比,冗余二进制数(RB)表示法仅用两个符号来代表,并且仅需两步不带进位的加法便可实现任何... 在数字式光计算机的研究中,已用各种数制对算术运算进行了广泛的探讨。与改进型的符号数字表示法(MSD)用集合{1,0,1}中三个符号替代相比,冗余二进制数(RB)表示法仅用两个符号来代表,并且仅需两步不带进位的加法便可实现任何长度的两操作数的加法运算。而压缩冗余二进制数(P>=2)的效率最高.事实上,当P=2时,压缩冗余二进制数便演变为普通冗余二进制数.冗余二进制数及由此推广出的压缩冗余二进制数表示法均适合用光学系统实现,且两者具有类似的特性。特别地,压缩冗余二进制数比起冗余二进制数与改进的符号数字表示法有着更高的运算效率。利用压缩冗余二进制数。任何有效值的算术加法运算都可以在固定的时间内实现.自然地,压缩冗余二进制数表示法也适用于二进制补码系统。术文简要地分析了由冗余二进制数推广而来的压缩冗余二进制数表示法,并给出了其算术运算的布尔偏振编码逻辑代数表示及其实现结构.冗余二进制表示法对光计算很适合,但它比二进制数系统效率要低,这意味着对光计算机的硬件要求更高。而压缩冗余二进制数在具有允余二进制数特点的同时,比冗余二进制具有更高的效率──压缩冗余二进制数适用于二进制补码系统,并可建立起一种快速固有的并行算法。对于任意有效值? 展开更多
关键词 逻辑代数 压缩 冗余二进制 光计算机
下载PDF
基于布尔偏振编码逻辑代数(BPLA)的高效冗余二进制数算术运算的光学实现
4
作者 余飞鸿 洪华 张俊 《光学仪器》 1995年第4期78-79,共2页
在数字式光计算机的研究中,已用各种数制表示法对算术运算进行了广泛的探讨。与改进的符号数字表示法(MSD)用集合{1,0,1}中三个符号替代相比,冗金二进制数(RB)表示法仅用两个符号来代表,并且仅需两步不带进位的加法便可实现... 在数字式光计算机的研究中,已用各种数制表示法对算术运算进行了广泛的探讨。与改进的符号数字表示法(MSD)用集合{1,0,1}中三个符号替代相比,冗金二进制数(RB)表示法仅用两个符号来代表,并且仅需两步不带进位的加法便可实现任何长度的两操作数的加法运算。冗余二进制数表示法适用于光计算机,使用冗余二进制数表示可以获得用符号替代来实现的高效运算单元。根据给出的算术加法符号值表,可以在固定时间内完成一系列并行加法运算,即加法运算时间与两操作数的长度N无关。从而也大大减少了两操作数的乘法运算时间,可以在LOG(N)(N为操作数长度,且N为偶数)时间内完成N位XN位的乘法运算。本文在分析冗余二进制数数表示,运算等的基础上,就二进制数到冗余二进制数数的转换,运算等提出用布尔偏振编码逻辑代数BPLA(BooleanPolarizationencodedLogicAlgebra)来实现,由BPLA构成的系统仅需两步运算即可实现两冗余二进制数的加法和减法运算,并即允余二进制数运算结果到二进制数的转换提出了光学实现方法。 展开更多
关键词 冗余二进制 逻辑代数 光计算机
下载PDF
64位高性能冗余二进制—二进制数转换器的设计
5
作者 胡薇 崔晓平 陈鑫 《现代电子技术》 北大核心 2015年第10期103-106,110,共5页
冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法... 冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制-二进制数转换器。用Verilog HDL对该转换器进行描述,在Synopsys的VCS平台上进行仿真验证,在SMIC 45 nm的工艺下,通过Design Compiler对转换器进行综合,比较普通的并行前缀/进位选择转换器,设计的64位转换器在延时、面积和功耗得到有效的改善。 展开更多
关键词 RB-NB转换器 并行前缀加法器 进位跳跃加法器 冗余二进制乘法器
下载PDF
大数幂剩余的二进制冗余数Montgomery算法 被引量:7
6
作者 陈运 龚耀寰 《电子科技大学学报》 EI CAS CSCD 北大核心 2000年第6期587-590,共4页
介绍了大数幂剩余的Montgomery算法,提出了基于二进制冗余数的大数幂剩余Montgomery算法模型。理论分析表明,采用二进制冗余数可减少乘法的进位传播,同时使算法的迭代步数减少17.2%。进一步提高了大数幂剩余的运算速度。
关键词 密码学 幂剩余 MONTGOMERY算法 二进制冗余
下载PDF
基于二进制冗余数的递归余数和算法 被引量:8
7
作者 陈运 龚耀寰 《电子科技大学学报》 EI CAS CSCD 北大核心 2000年第1期1-4,共4页
介绍了递归余数和(RSR)算法,在此基础上又提出了一种改进的算法。理论分析表明,改进算法的迭代步数平均减少了17.2%。与传统的二进制算法(BR算法)相比,新算法的计算速度平均提高了约58.6%。
关键词 密码学 公钥密码体制 算法 二进制冗余
下载PDF
一种基于冗余位结构CDAC的12 bit SAR ADC
8
作者 都文和 韩波 +1 位作者 宋昊洋 王梦梦 《北华大学学报(自然科学版)》 CAS 2024年第6期825-832,共8页
提出一种基于非二进制冗余位结构CDAC的12 bit全差分逐次逼近型模拟数字转换器(SAR ADC)。传统SAR ADC中CDAC的单位电容数量随位数指数增长,且采用全差分结构的电容数量是单端结构的两倍,导致CDAC建立时间过长。为此,设计一种加入冗余... 提出一种基于非二进制冗余位结构CDAC的12 bit全差分逐次逼近型模拟数字转换器(SAR ADC)。传统SAR ADC中CDAC的单位电容数量随位数指数增长,且采用全差分结构的电容数量是单端结构的两倍,导致CDAC建立时间过长。为此,设计一种加入冗余位的分段式电容阵列,减少单位电容数量,提高CDAC建立速度。动态比较器的比较速度快,会导致数字码误判,通过加入冗余位弥补比较器对数字码误判的缺陷;采用底板采样技术,避免沟道电荷注入和时钟馈通,提高采样精度;采用SMIC 130 nm CMOS工艺。在电源电压1.2 V、20 MS/s采样率下,对1024点FFT仿真。结果显示:当输入频率(9.824 MHz)接近奈奎斯特频率时,该ADC的整体信噪失真比(SNDR)达到72.42 dB,有效位数(ENOB)达到11.73 bit;无杂散动态范围(SFDR)达到88.4 dBc,功耗为1.29 mW。 展开更多
关键词 逐次逼近型模数转换器 二进制冗余 分段电容 底板采样
下载PDF
一种基于二进制重组加权定制电容阵列的SAR ADC设计
9
作者 林金晖 王宇 王法翔 《集成电路应用》 2023年第12期18-22,共5页
阐述DAC电容阵列的不完全建立对SAR ADC的影响,设计一种基于二进制重组加权算法的SAR ADC,降低DAC电容对于建立时间和精度的要求。提出一种可变延时单元来调整比较器的时钟信号,以提高SAR ADC的转换速度。同时设计定制金属-氧化物-金属(... 阐述DAC电容阵列的不完全建立对SAR ADC的影响,设计一种基于二进制重组加权算法的SAR ADC,降低DAC电容对于建立时间和精度的要求。提出一种可变延时单元来调整比较器的时钟信号,以提高SAR ADC的转换速度。同时设计定制金属-氧化物-金属(MOM)电容,提高了电容阵列的密度,实现了线性度和面积的良好折中。基于上述技术,实现一种8bit 50Msps的SAR ADC,该电路基于SMIC0.18μm工艺实现。仿真结果表明,在1.8V电源电压和50Msps的采样频率下,电路的SNDR为47.49dB,ENOB可达7.6bit,功耗为3.6mW,有效电路面积仅为0.2141mm^(2)。 展开更多
关键词 集成电路设计 SAR ADC 二进制重组冗余 定制电容
下载PDF
适用于IP设计的16位可扩展定点DSP
10
作者 吴奇祥 边立剑 童家榕 《微电子学》 CAS CSCD 北大核心 2000年第5期338-342,共5页
介绍了一种称为 WDSP的 1 6位定点 DSP,它具有一条指令完成一向量操作及 DMA数据传输与数据运算并行操作的特点。该 DSP的结构和指令集设计规则 ,使其可根据不同的应用 ,通过增减功能模块及相应的指令来定制 DSP。
关键词 数字信号处理 片上系统 冗余二进制 WDSP IP设计
下载PDF
一种具有溢出检测功能的容错乘法器
11
作者 方春旭 王琰 丁嘉种 《北方交通大学学报》 CSCD 北大核心 1996年第6期676-680,共5页
将剩余数系统算术和冗余二进制表示算术相结合,提出了一种并行实现乘法器的算法,这种算法不仅具有溢出检测功能,而且具有容错能力.另外,该算法是一种相互独立模块结构。
关键词 剩余数系统 冗余二进制表示 容错 溢出 乘法器
下载PDF
光计算、光计算机及器件
12
《中国光学》 EI CAS 1996年第3期47-48,共2页
TP381 96031729在光致聚合物上实现光学全混洗互连=Implementationof optical perfect shuffle interconnectionon photo polymer[会,中]/梁国栋,徐迈(中科院长春物理所.吉林,长春(130021))//第八届全国集成光学、第五届全国纤维光学、... TP381 96031729在光致聚合物上实现光学全混洗互连=Implementationof optical perfect shuffle interconnectionon photo polymer[会,中]/梁国栋,徐迈(中科院长春物理所.吉林,长春(130021))//第八届全国集成光学、第五届全国纤维光学、第三届全国光孤子通信与非线性导波、全国光纤传感学术交流会.-江苏.连云港,95.9全息光栅具有简单、可靠和很高的衍射效率,利用它可以较轻易地实现光学全混洗互连。由于光致聚合物全息干板具有衍射效率高达90%以上,便于操作,因此采用它制备光互连导板。该光互连导板只需两次曝光,与其它方法相比更为简单,方便,有效。 展开更多
关键词 布尔偏振编码逻辑代数 光致聚合物 衍射效率 混洗互连 光互连 压缩冗余二进制 光孤子通信 光纤传感 中科院 集成光学
下载PDF
一种采用新型电容切换方式的SAR ADC 被引量:1
13
作者 梅沣易 舒芋钧 +1 位作者 余有灵 吴江枫 《微电子学》 CSCD 北大核心 2017年第2期146-151,共6页
基于55nm CMOS工艺,设计了一种10位150 MS/s的逐次逼近模数转换器(SAR ADC)。将融合电容切换方式(MCS Scheme)与分离电容式DAC(Split CDAC)相结合,提出了一种新型的电容切换方式,极大地降低了ADC的功耗。采用非二进制冗余算法,减少了AD... 基于55nm CMOS工艺,设计了一种10位150 MS/s的逐次逼近模数转换器(SAR ADC)。将融合电容切换方式(MCS Scheme)与分离电容式DAC(Split CDAC)相结合,提出了一种新型的电容切换方式,极大地降低了ADC的功耗。采用非二进制冗余算法,减少了ADC的判决误差,提高了采样速率。在15 MHz和74.5 MHz的输入信号下,信号噪声失真比(SNDR)分别为51.5dB和49.6dB;在1.2V电压电源下,功耗为537μW。 展开更多
关键词 逐次逼近模数转换器 MCS方式 分离电容式DAC 二进制冗余算法
下载PDF
A Fast and Memory-Efficient Approach to NDN Name Lookup 被引量:4
14
作者 Dacheng He Dafang Zhang +2 位作者 Ke Xu Kun Huang Yanbiao Li 《China Communications》 SCIE CSCD 2017年第10期61-69,共9页
For name-based routing/switching in NDN, the key challenges are to manage large-scale forwarding Tables, to lookup long names of variable lengths, and to deal with frequent updates. Hashing associated with proper leng... For name-based routing/switching in NDN, the key challenges are to manage large-scale forwarding Tables, to lookup long names of variable lengths, and to deal with frequent updates. Hashing associated with proper length-detecting is a straightforward yet efficient solution. Binary search strategy can reduce the number of required hash detecting in the worst case. However, to assure the searching path correct in such a schema, either backtrack searching or redundantly storing some prefixes is required, leading to performance or memory issues as a result. In this paper, we make a deep study on the binary search, and propose a novel mechanism to ensure correct searching path without neither additional backtrack costs nor redundant memory consumptions. Along any binary search path, a bloom filter is employed at each branching point to verify whether a said prefix is present, instead of storing that prefix here. By this means, we can gain significantly optimization on memory efficiency, at the cost of bloom checking before each detecting. Our evaluation experiments on both real-world and randomly synthesized data sets demonstrate our superiorities clearly 展开更多
关键词 named data networking binary search of hash table bloom filter
下载PDF
运算器与逻辑部件
15
《电子科技文摘》 1999年第4期101-103,共3页
Y98-61299-1944 9905217基于冗余二进制算术运算的复合乘法器结构=Acomplex multiplier architecture based on redundant binaryarithmetic[会,英]/Shin,K.-W.& Song,B.-S.//1997IEEE International Symposium on Circuits and Sys... Y98-61299-1944 9905217基于冗余二进制算术运算的复合乘法器结构=Acomplex multiplier architecture based on redundant binaryarithmetic[会,英]/Shin,K.-W.& Song,B.-S.//1997IEEE International Symposium on Circuits and Systems.Vol.3.—1944~1947(Ⅰ) 展开更多
关键词 乘法器设计 二进制算术运算 逻辑部件 运算器 复合 晶体管 冗余二进制 模拟乘法器 低功率 电流比较器
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部