基于冗余子级的流水线ADC校准技术

提出了基于冗余子级的流水线ADC后端校准技术,采用精度较高的流水线冗余子级代替参考ADC,对流水线ADC的各个子级校准,替代了对整个ADC的校准,使校准系统无需降频同步,较好地解决了传统校准系统中主信号通路与参考ADC信号通路不同步的问题。对Matlab/Simulink中搭建的精度为16位、采样频率为10 MS/s的流水线ADC进行仿真,结果表明,当输入信号频率为4.760 5 MHz时,经过校准,流水线ADC的有效位和无杂散动态范围分别由9.37位和59.96dB提高到15.32位和99.55dB。进一步的FPGA硬件验证结果表明,流水线ADC的有效位和无杂散动态范围分别为12.73位和98.62dB,初步验证了该校准算法的可行性。

基于子单元级冗余的VLSI成品率优化设计方法

利用最优化思想描述了子单元级冗余的最优分配模型 ,用遗传算法给出了全局最优解 .该模型中考虑了影响成品率的两个因素 :缺陷的平均密度 D和支撑电路的面积占单元总面积的比率δ.通过实例分析得到 ,在D保持不变时最优冗余分配数随δ的增加在减少 ,单元的成品率随δ的增加在下降 ;在δ保持不变时最优冗余分配数随D的增加而增加 ,单元的成品率随D的增加在下降 .