读写存储器分页加密原理

采用ＨＵ－００２电路对读写存储器进行分页加密，使用户运行在指定的存储区内，实现了防止对加密存区的非法访问和非法修改。

基于磁光光子晶体的可分离读写存储器设计

为了把磁光光子晶体应用到读写存储器的设计中,基于磁光光子晶体单向边界模式特性构建能存储电磁信号的闭合回路,并在该回路一侧预设一个微腔.另外再设计一个同样的闭合回路.结果表明,当2个包含闭合回路的结构合并时,前面闭合回路的电磁信号通过微腔的耦合从中取出,写入了后面的闭合回路;反过来,利用同样的方式也可以把电磁信号从后面的回路写入前面的回路.因此,通过2个闭合回路的相互读写,设计的结构可实现合并时读写、分离时存储的功能.本研究拓展了磁光光子晶体的应用范围,为存储器的设计提供了新的思路.

非挥发性随机存储器NOVRAM

本文详细介绍了非挥发性随机存储器的种类、构造、工作原理,还就不同种类的NOVRAM举例说明了接口的设计方法。在正常情况下,这种存储器既能读又能写。因此它将获得广泛的应用。

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一,常用于满足不同层次的数据交换与存储需求.然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素,都可能导致CPU对存储器访问稳定性的下降.针对同步动态随机读写存储器(synchronous dynamic random access memory,SDRAM)接口的时钟信号提出了一种自适应同步的训练方法,即利用可控延迟链使时钟相位按照训练模式偏移到最优相位,从而保证了存储器访问的稳定性.在芯片内部硬件上提供了一个可通过CPU控制的延迟电路,用来调整SDRAM时钟信号的相位.在系统软件上设计了训练程序,并通过与延迟电路的配合来达到自适应同步的目的:当CPU访问存储器连续多次发生错误时,系统抛出异常并自动进入训练模式.该模式令CPU在SDRAM中写入测试数据并读回,比对二者是否一致.根据测试数据比对结果,按训练模式调整延迟电路的延迟时间.经过若干次迭代,得到能正确访问存储器的延迟时间范围,即"有效数据采样窗口",取其中值即为SDRAM最优时钟相位偏移,完成训练后对系统复位,并采用新的时钟相位去访问存储器,从而保证读写的稳定性.仿真实验结果表明,本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置,并以此计算出最佳的延迟单元数量,从而实现提高访问外部SDRAM存储器稳定性的目的.

一种面向写穿透Cache的写合并设计及验证

为了利用片上缓冲技术来提高处理器应用性能,提出一种面向写穿透Cache的写合并设计方法.使用同步动态随机存储器(SDRAM)的单个写方式和片上写缓冲器,对SDRAM一行内的局部数据采用写合并策略,由此提高了外部存储的访问效率,同时给出了连续和单个Cache读写的缓存与内存的数据一致性策略.在寄存器传输语言(RTL)仿真环境下使用mp3解码对Leon2处理器进行数据测试,结果表明:在缓冲区优化为3行8列的参数下,SDRAM每次行开启平均进行7.8个字的写入操作,外存的读写效率由12%提高到19%;在TSMC0.18μm工艺下,综合后面积为0.263mm2,流片后工作主频为100MHz.

一种低压低功耗Flash BiCMOS SRAM的设计

设计了一种静态随机读写存储器(SRAM)的BiCMOS存储单元及其外围电路。HSpice仿真结果表明,所设计的SRAM电路的电源电压可低于3V以下,它既保留了CMOSSRAM低功耗、高集成度的特征,又获得了双极型电路快速、大电流驱动能力的长处,因而特别适用于高速缓冲静态存储器和便携式数字电子设备的存储系统中。

16kbit非易失铁电RAM芯片FM25C160及其应用

FM25C160是美国Ramtron公司生产的非易失性铁电介质读写存储器FRAM。文中介绍了该芯片的性能特点、管脚定义、内部结构和工作原理。给出了FM25C160和AT89C52单片机所构成的具有掉电保护和写保护功能的应用系统 ,同时给出了对FM25C160芯片进行读写操作的应用程序。

ADSP2106X扩展片外EDRAM的方法

在设计ADSP2106X的应用系统时,有时需要在其外部扩展大容量的存储器。EDRAM具有速度快、容量大的特点,因此可给ADSP2106X扩展片外EDRAM以满足应用需要。在对ADSP2106X片外存储结构、扩展外部存储器所用信号及连接方法、等待模式和EDRAM构成及工作原理进行分析的基础上,设计了ADSP2106X和EDRAM DM2202J-15的接口电路,对该电路的信号连接及作用、时序控制和整个电路的工作过程进行了深入分析,并说明了在编写程序时对存储器的设置问题。实验结果表明,该接口电路工作正确可靠。

优化微机内存配置 开发利用内存资源

本文浅析有关ＲＡＭ的基本概念。

采用DMA通道接口实现数据采集显示

介绍了一种由DMA控制器、AD转换器、LED显示器组成的数据采集显示系统 ,主要特点为快速性 ,可用于需要高速数据传送的各种系统中 .

640×480像素矩阵OLED-on-silicon微显示芯片设计

描述了一种内置SRAM的640×480像素矩阵OLED-on-silicon单色微显示电路的设计。像素电流12nA～1.6μA可调。每个像素点面积不超过400μm2,信号最大扫描频率30MHz。采用charteredCMOS0.35μm18V高压工艺仿真设计,成功实现了OLED技术和CMOS工艺的结合。

高速缓存系统的数据一致性初探

高速缓存系统中能否确保高速缓冲存储器和主存内容一致性,这个问题直接关系到整个计算机系统的性能.这两部分的数据一致性问题产生的原因有二:其一,由于CPU对高速缓冲存储器的写入导致它的内容更新而主存内容陈旧:其二,由于I/O处理机或多处理机系统中某一处理机修改了主存内容导致高速缓冲存储器内容陈旧.针对不同原因,分析了写策略中七种解决方案,并就高速缓存系统采用的第二级脱片高速缓冲存储器,以及第三级脱片高速缓冲存储器结构数据一致性问题进行初步探讨.

RAM掉电保护电路的设计

本文介绍了在单片机应用领域中RAM读写存储器中数据在掉电时的三种保护方法及相应的设计电路和软件设计方法,以便更可靠地保护RAM中的数据。

TD-SCDMA Turbo解码器设计

文章讨论了一种用于TD-SCDMA(3GPPTDDLCR)技术的硬件Turbo解码器浮点模型,阐述了该模型的设计、架构和优化,指出这种浮点模型具有结构简单、计算速度快、读写存储器效率高以及采用了Max-log-MAP算法和步进窗口训练技术(SW-WT)的特点。

选择便携式数据采集器“够用”为先

便携式数据采集器俗称手持终端,是为适应现场数据采集和扫描笨重物体的条码而设计的,具有一体性、移动性、体积小、重量轻、高性能并适于手持等特点.它由电池供电,与计算机之间的通讯并不和扫描同时进行,它有自己的中央处理器(CPU)、只读存储器(ROM)、可读写存储器(RAM)、键盘、LCD显示器、与计算机的接口、条码扫描器、电源等配置.便携式数据采集器可通过数据线与计算机连接,用于接收或上传数据.几乎所有的便携式数据采集器都有一定的编程能力,再配上应用程序便可成为功能很强的专用设备.

彩电、彩显常用存储器介绍

存储集成电路，常称存储器，俗称记忆块。根据工作原理分类可以分为随机存储器RAM与只读存储器ROM等。其中RAM是一种随机读写存储器（Random Access Memory），能够随时在任一地址读出内容或写入新内容。RAM的主要优点是：使用灵活、读写方便；突出缺点是：不能长期保存信息，

博世柴油发动机管理系统、电子控制系统与检测设备讲座（21）

②可变数据或主存储器 为了存储可变数据，如计算和信号值等，ECU还需要下列读写存储器。

硬件:新型内存一览

内存是计算机中的一个重要部件，它的主要工作就是储存硬盘和 CPU之间的交换数据。由于内存的速度比硬盘快得多，减小了 CPU读取 /写入数据的时间，从而起到了一种缓冲区的作用，因此高速的内存可以加快计算机的总体性能。例如在 3D游戏中，内存子系统就是相当关键的部分， RAM的容量会直接影响到游戏运行的流畅性。进入 21世纪之后，内存产品也达到了一个新境地，各厂商都大力推广自己的新型产品，下面介绍六种新型内存。 一、带高速缓存的动态随机存储器： CDRAM(Cached DRAM) CDRAM是日本三菱电气公司开发的专有技术。这种内存通过在 DRAM芯片上集成一定数量的高速