一种提高SRAM写能力的自适应负位线电路设计

随着器件尺寸缩小到纳米级,在SRAM生产过程中,工艺偏差变大会导致SRAM单元写能力变差.针对这一问题,提出了一种新型负位线电路,可以提高SRAM单元的写能力,并通过控制时序和下拉管的栅极电压达到自我调节负位线电压,使负电压被控制在一定范围内.本设计采用TSMC 40nm工艺模型对设计的电路进行仿真验证,结果证明,设计的电路可以改善写能力,使SRAM在电压降到0.66V的时候仍能正常工作,并且和传统设计相比,本电路产生的负电压被控制在一个范围内,有利于提高晶体管的使用寿命,改善良率,节省功耗.

一种提高SRAM写能力的自调节负位线电路设计

静态随机存取存储器(SRAM)作为微处理器的重要功耗和面积来源,其工作电压和电路尺寸不断减小,然而工艺误差和低电源电压会严重影响存储器的数据写入能力。针对这个问题,基于标准6管SRAM电路提出了一种自调节负位线技术,可以根据SRAM存储单元的写入情况自动调节至适当的负位线电压,在保障数据成功写入的前提下,有效延长数据存取管寿命和降低电流功耗开销。本设计采用HLMC28nm工艺平台进行验证,仿真结果表明,设计的电路能有效改善SRAM存储单元的写能力,在电源电压降低到0.63V时仍能正常工作,并且与传统负位线电路相比,SRAM数据存取管寿命可提升约5到9倍,在电源电压向上波动时功耗可降低约60%。

亚65nm静态随机存储器稳定性提高技术

CMOS工艺进入到65nm节点后,工作电压降低,随机掺杂导致阈值电压变化增大,给SRAM的读写稳定性带来挑战。介绍了目前业界最新的主要稳定性提高技术。双电源电压、直流分压、电荷共享和电容耦合通过改变字线或者存储单元电压来提高读写稳定性,这些技术都采用外加读写辅助电路来实现;超6管存储单元通过在传统6管单元上增加晶体管,有效提高了读写稳定性;三维器件FinFET构成的SRAM具有传统器件无法比拟的高速、高稳定性、面积小的特点。对这些技术的优缺点作了分析比较。