基于FPGA的FSO准同步数字复接器的实现

为了实现多路信号在同一大气信道中的传输,提出一种适用于自由空间光通信(FSO)系统的准同步数字复接方案。该方案利用数字复接扩大传输容量,通过加入滤波模块和采用择多判决的方法,提高系统的抗干扰能力。整个系统采用自顶向下模块化的方法进行设计,所有功能模块均用VHDL语言进行描述,并用现场可编程门阵列(FPGA)芯片EP1C3T100C6对整个系统进行硬件实现。以三路准同步数字信号的复接分接为例,给出了软件仿真和硬件实验结果。结果表明系统可以准确、可靠地实现三路准同步信号的复接分接。

准同步字复接的特性探讨

准同步按位复接可以通过调整位 V1是传信码还是填充码来调整基群参加复接的速率 ,以保证 84 48kb/ s的二次群速率。但是 ,一旦出现假失步 ,则接收端首先要重新搜索同步 ,而后还要再对各基群实施同步 ,这样会丢失很多信息 ,而且也不利于转接点的重新复接。为了解决上述复接的弊端 ,本文提出了准同步字复接的方案 ,此方案使信道中信息的传输仍以路为单位 ,更适合于对高次群直接进行信息的交换和复接 ,同时 。

一种新的复接技术

对复接技术进行了研究,提出了一种新的复接技术。与最通用的码速调整等准同步复接技术相比,该技术提出了一种新的码速恢复方案。

一种新型无线信道正零负码速调整设计

码速调整技术是准同步复接中的一项关键技术。传统的码速调整技术有正码速调整、正/负码速调整和正/零/负码速调整3种,复接器帧结构设计复杂,接收端时钟恢复需要模拟锁相环路,调试工作量大,而且恢复时钟抖动相对较大。数控振荡器频率分辨力高,合成的时钟精度高。接收端用数控振荡器形成数字锁相环替代模拟锁相环,恢复时钟全部用数字电路实现,电路设计简单,调试工作量小,恢复时钟抖动可以任意小。