围长为8的较大列重准循环低密度奇偶校验码的行重普适代数构造

适合于任意行重(即行重普适(RWU))的无小环准循环(QC)低密度奇偶校验(LDPC)短码,对于LDPC码的理论研究和工程应用具有重要意义。具有行重普适特性且消除4环6环的现有构造方法,只能针对列重为3和4的情况提供QC-LDPC短码。该文在最大公约数(GCD)框架的基础上,对于列重为5和6的情况,提出了3种具有行重普适特性且消除4环6环的构造方法。与现有的行重普适方法相比,新方法提供的码长从目前的与行重呈4次方关系锐减至与行重呈3次方关系,因而可以为QC-LDPC码的复合构造和高级优化等需要较大列重基础码的场合提供行重普适的无4环无6环短码。此外,与基于计算机搜索的对称结构QC-LDPC码相比,新码不仅无需搜索、描述复杂度更低,而且具有更好的译码性能。

基于基矩阵排列优化算法的非规则准循环低密度奇偶校验码构造

为了提升非规则准循环低密度奇偶校验(QC-LDPC)码的误码率性能、降低构造算法的复杂度,该文提出一种基于基矩阵排列优化算法的非规则QC-LDPC码构造方法。首先,利用基于外部信息传递(EXIT)图的阈值分析算法得到满足码率和列重要求的非规则QC-LDPC码的最优度分布,然后将围长和短环数量作为新的约束条件对具有最优度分布的码集进行分析,得到具有最优度分布和最少短环数量的最优基矩阵排列结构,最后,根据得到的基矩阵对规则指数矩阵进行置零操作得到目标非规则QC-LDPC码。该构造方法相对于随机构造方法具有更低的实现复杂度,同时可以通过改变算法的参数值实现码长和码率的灵活设计。仿真结果表明,与现有的一些构造方法相比,所提方法构造的非规则QC-LDPC码在加性高斯白噪声(AWGN)信道上具有更好的误码率性能。

利用等差数列构造大围长准循环低密度奇偶校验码

针对准循环低密度奇偶校验(QC-LDPC)码中准循环基矩阵的移位系数确定问题,该文提出基于等差数列(AP)的确定方法。该方法构造的校验矩阵的围长至少为8,移位系数由简单的数学表达式确定,节省了编解码存储空间。研究结果表明,该方法对码长和码率参数的设计具有较好的灵活性。同时表明在加性高斯白噪声(AWGN)信道和置信传播(BP)译码算法下,该方法构造的码字在码长为1008、误比特率为510-时,信噪比优于渐进边增长(PEG)码近0.3 d B。

基于BP译码算法的准循环低密度奇偶校验码量化问题研究

基于改进的BP译码算法—LLR BP译码算法,在AWGN信道下,在量化范围、量化比特数、量化方式选择这三方面分别对输入信号和中间变量进行了性能仿真与对比,最后经过分析比较,提出了一种新型和有效的量化方案.笔者采用的奇偶校验码为基于802.16e标准的准循环低密度奇偶校验码(QC-LDPC).在假设输入信号为等概输入,且设置译码算法中最大迭代次数为10的前提下,通过MATLAB仿真,可发现准循环低密度奇偶校验码不但具有良好的性能,而且更有利于硬件的实现.与此同时,与未量化的LLR BP译码算法相比,文中提出的方案不但可以保持较低误码率,而且还极大的减小了硬件复杂度.

基于准循环低密度奇偶校验码的压缩感知测量矩阵

针对随机测量矩阵元素随机产生、不易于硬件实现的缺点,利用有限域上准循环低密度奇偶校验（QCLDPC）码奇偶校验矩阵的构造方法,设计了一种确定性的结构化稀疏测量矩阵。由于QC-LDPC码的信道编解码性能较好,故以此为基础构造压缩感知（CS）测量矩阵预计有较好的性能。分别用一维和二维信号的CS重建实验验证新矩阵的性能,结果表明,与常用的测量矩阵相比,在相同的重建算法和压缩比条件下,新矩阵对应的重建误差较低,在峰值信噪比（PSNR）的评价指标上有所提高（0.5~1 dB）。特别地,所提的确定性测量矩阵在结构上具有对称特性和准循环特性,如将其应用于硬件实现,可降低物理内存的需求量与硬件实现的复杂度。

高性能准循环低密度奇偶校验码的构造

提出了一种高性能QC-LDPC码的构造模式,通过扩展码长较短的LDPC码得到码长比较长的QC-LDPC码。仿真结果表明,该构造模式具有线性编码复杂度,编码性能和随机构造的LDPC码相当。

基于准循环低密度奇偶校验码的签密方案研究

签密是一个能同时实现数字签名和公钥加密的密码原语,并且其数据量要远低于传统的先签名后加密的方法。基于编码的密码体制是后量子密码中的一个重要方案,具有较高的计算效率,但是有密钥量过大的问题。针对这一问题,文章尝试利用准循环低密度奇偶校验码,在随机预言机的模型下,构造了一个可证明安全的签密方案。由于QC-LDPC的校验矩阵的准循环特性,可以有效地减小密钥量,与传统的先签名后加密的方法相比,密文减少了15.7%,与"一石二鸟"等基于数论的签密方案相比,计算效率有较大提高。安全性表明,方案在随机预言机模型下能达到IND-CCA2和EUF-CMA安全。

基于循环差集的低密度奇偶校验码的构造

基于组合设计中的循环差集,提出一种构造准循环低密度校验(Quasi-Cyclic LDPC)码的方法。所构造的正则Quasi-Cyclic LDPC码的校验矩阵中不存在长度为4的环,并且可以用简单线性移位寄存器实现编码。仿真结果表明,在和积迭代译码下,采用该方法构造的码具有较好的性能。

基于稀疏二进制序列的低密度奇偶校验码

通过对低密度奇偶校验(LDPC)码构造的研究,提出了一种利用稀疏二进制序列构造规则LDPC码的新颖而简单的方法。在构造中,还提出了奇偶校验矩阵里元素‘1’的分布矩阵的概念。为了确保码Tanner图的最小圈长为8,利用了序列的周期自相关函数和周期互相关函数。通过仿真表明构造的新码在和积算法下进行迭代解码性能优异。由于产生的LDPC码本身固有的准循环结构,还能得到较低的编码复杂度。

低错误平层数列分割移位低密度奇偶校验码构造算法

为降低LDPC(低密度奇偶校验码)码错误平层,提出一种基于环分类搜索的APPS-LDPC(数列分割移位的LDPC)码构造算法。该算法具有码长、码率和列重的任意可设性,同时该类码的Tanner图围长至少为8。循环移位因子可以通过简单的代数表达式描述,从而降低内存需求。仿真结果表明,当误码率达到10-5时,APPS-LDPC码(496,248)相对于PEG-LDPC(渐进边增长LDPC)码获得了约1.9 d B的性能提升;随着信噪比的升高,两条译码性能曲线之间的差距将更大。此外,列重为3的APPS-LDPC码(6144,5376)在信噪比4.6 d B以后并未出现明显的错误平层。该构造算法与PS-LDPC码相比,在误码率达到10-8时大约获得0.25 d B增益;与围长为4和6的PEG构造算法相比,在错误平层区域其译码性能极优;同时相较于此两者,其构造复杂度和耗时也展现出一定优势。通过基于Tanner图的诱捕集分析方法,统计APPS-LDPC码(496,248)中由8环组成的部分小型诱捕集并不存在,从而证明了其错误平层降低的原因。

基于Golomb Ruler的QC-LDPC码构造方法

针对准循环低密度奇偶校验(QC-LDPC)码中短环结构会影响其纠错性能的问题,基于Golomb Ruler提出了一种新颖的围长为8的QC-LDPC码构造方法。该方法先根据码长码率的需求,从Golomb Ruler中选择部分元素构造一个集合,结合指数矩阵中元素所在位置的四六环特性,通过搜索算法,依次找出符合无四六环条件的元素得到另一个集合,然后构造相应的指数矩阵,最后得到其奇偶校验矩阵。仿真结果表明:在误码率为10^(-6)时,所构造的GR-QC-LDPC码与同码率码长的其他4种QC-LDPC码的码型相比,其净编码增益均有一定的提高,且无明显错误平层现象。

无小环大列重QC-LDPC短码的显式构造

针对列重较大的无4环且无6环的准循环(Quasi-Cyclic,QC)低密度奇偶校验(Low-Density Parity-Check,LDPC)码,本文提出了三种新的显式构造方法.新方法的指数矩阵由两个整数序列完全定义,其中第一个序列是从0开始且公差为1的等差序列,第二个序列是由符合最大公约数约束的整数组成的特殊序列.对于现有显式方法只能提供较大循环块尺寸的多种行重类型,新显式构造方法在这些行重类型下均获得了相当小的循环块尺寸,从而将最小循环块尺寸降低到大约只有原来的一半.与近期提出的基于搜索的对称结构法相比,新的显式构造方法具有类似或更优的译码性能、极低的描述复杂度且不需要计算机搜索.

基于数字信号处理器的IEEE 802.11ac低密度奇偶校验码编码器的设计与实现

本文提出了适用于IEEE 802.11ac标准草案LDPC码编码器的设计方案。设计方案针对LDPC码的校验矩阵的准循环、双对角线的结构特点,采用了具有低复杂度的快速迭代算法,在FreeScale公司的MSC8156 DSP平台上实现了LDPC码的编码器,并对代码进行了合理的优化。测试结果显示,使用MSC8156的一个运算核心进行编码的平均速率可达1Gbps以上,满足系统要求。

基于双序列反序的(4,L)规则girth-8 QC-LDPC短码

围长较大的短码长准循环(QC)低密度奇偶校验(LDPC)码的显式构造对于QC-LDPC短码的理论研究与工程应用具有重要意义。首先提出一种基于成对策略的贪婪搜索算法,并根据此算法在列重J为4时的经验结果,归纳总结出一种具有双序列反序特征的指数矩阵。随后证明了该指数矩阵对于任意行重L均对应于围长为8的QC-LDPC码。与现有的典型显式构造方法即最大公约数(GCD)方法相比,新QC-LDPC码提供的码长显著降低。最后,将指数矩阵的拆分拼接和掩膜处理技巧与新QC-LDPC码结合起来,设计出了译码性能在高信噪比区超过5G NR LDPC码的合成码。

多进制准循环LDPC码满秩校验矩阵构造及系统编码

提出了一种多进制准循环低密度奇偶校验(low-density parity-check,LDPC)码满秩校验矩阵的构造方法。该方法基于循环置换方阵,利用随机掩蔽的方法构造出满秩校验矩阵,从而得到具有循环阵形式的系统生成矩阵,并设计出具有线性复杂度的串行和并行多进制LDPC码编码器。仿真结果表明,由此构造出的规则和非规则多进制准循环LDPC码相比于掩蔽前的码字取得了更为优越的误码和收敛性能。

准循环LDPC码最小汉明距离的计算与校验矩阵的改善

基于线性代数的基本原理和线性分组码的结构特点,提出了能准确计算QC LDPC码最小汉明距离的方法,并对计算复杂度进行估计;然后针对QCLDPC码的结构特点,对其校验矩阵进行改善,以增大码字的最小汉明距离,从而得到更好的译码性能.其中,计算最小汉明距离的方法同样适用于普通的线性分组码.

基于Stanley序列的QC-LDPC码新颖构造方法

针对准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的短环结构会严重影响码字纠错性能的问题,基于Stanley序列(Stanley sequence,SS)提出一种围长至少为8的QC-LDPC码新颖构造方法。从Stanley序列中选取某些特定元素构成一个呈递增关系的集合,利用穷举算法搜索出满足无环4和环6条件的元素得到另一个递增集合,构造相应的指数矩阵,得到其奇偶校验矩阵。仿真结果表明,在误码率(bit error rate,BER)为10-6时,所构造的SS-QC-LDPC码与同码率码长的其他QC-LDPC码码型相比,其净编码增益均有一定提升,因而其纠错性能较好,且无错误平层现象。此外,该构造方法的计算复杂度较低。

基于原模图的8环QC-LDPC码构造方法

针对当前准循环低密度奇偶校验(Quasi-Cyclic Low-Density Parity-Check,QC-LDPC)码存在短环及纠错性能不够好的问题,基于原模图提出一种新颖的QC-LDPC码构造方法。该方法选择码长码率可灵活调整的原模图作为基矩阵,再结合具有特殊性质的卢卡斯数列和等差数列,通过原模图的低译码门限和数列的特殊性质,构造校验矩阵环长至少为8,且所需存储空间少,易于硬件实现。仿真结果表明:该方法构造的PLA-QC-LDPC(2400,1200)码与同等码长码率中基于卢卡斯数列和最大公约数序列的可快速编码的非规则LG-QC-LDPC码、基于素数和乘法表构造的PM-QC-LDPC码以及基于原模图和消除基本陷阱集的非规则PL-QC-LDPC码相比,净编码增益均有一定程度的提高。

高性能准循环LDPC码构造方法的改进

高性能准循环低密度奇偶校验码构造的1/2码率的码的度分布存在一定局限性。针对该问题,重新布置校验矩阵中单位循环移位矩阵的分布,改进构造校验矩阵的方法。仿真结果表明,改进方法具有有效的编码算法,使度分布能满足1/2码率的最佳度分布,且能在同等码长的情况下得到更优的性能。

800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5LX330FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。