多目标学习的图像滤波电路函数级进化方法

针对图像滤波的可硬件化和细节保留中存在的问题,提出一种多目标学习的图像滤波电路函数级进化设计方法.首先建立平均绝对误差最小和高误差点数量最少的多目标滤波学习模型,以函数级基因表达式为进化电路个体的表征;采用离线进化模式搜索近似目标的最优进化电路个体,并对该个体的基因表达式进行VHDL转换,再将转换的VHDL移植于可编程逻辑器件上实现滤波电路.与多种滤波方法在边缘保留、峰值信噪比-均方误差的比较结果表明,电路在细节和边缘保留上有较大的提高,视觉效果更好.

函数级进化型硬件在模式识别中的应用

设计了一个基于函数级进化型硬件(FEHW)的高速模式识别系统,并提出了一种适合此系统的改进遗传学习算法——可变染色体长度遗传算法(VGA)。利用VGA代替简单的遗传算法(SGA)来处理大输入的图像数据,实时实现了3类飞机识别。仿真结果表明,VGA进化速度是SGA的9倍,识别率达到800％以上。

基于函数级进化型硬件的无损图像压缩

为实现无损图像压缩,设计了基于函数级进化型硬件(FEHW:Function-levelEvolutionalHardware)无损图像压缩系统。该系统由进化单元、函数单元和分类单元组成,运用遗传算法(GA:GeneticAlgorithm)自适应地改变其配置结构,在压缩过程中以函数进化的方式,进行像素预测和误差预测,以此增强无损图像压缩的性能。运用LOCO(LowComplexityLosslessCompression),JPEG(JointPhotographicEx-pertsGroup),CALIC(Context-basedAdaptiveLossslessImageCoding)和GA无损压缩算法进行了仿真,给出了不同算法对9种标准图像无损压缩的比较结果,该方法平均压缩率为4.885bit/pixel。

基于函数级进化方法的乘法器设计

介绍了可进化硬件的基本思想,阐述了基于遗传算法和现场可编程门阵列的函数级进化方法及其特点。采用函数级进化的结构,用遗传算法实现了乘法器的设计;讨论了进化设计中影响进化速度和成功率的因素,通过设计恰当的染色体编码提高了进化速度和评估效率。

数字演化硬件的函数级在线进化技术研究

采用基于现场可编程门阵列(FPGA)模型的数字电路函数级在线自适应进化方法,提出了一种新的有效的进化策略:根据目标电路的功能组成将目标电路分解为多个子模块单元,然后对多个子模块单元分别进行进化设计,再利用子模块单元进行预期目标数字电路的在线进化,以降低每一级进化的染色体长度和提高收敛速度。以4×2乘法器电路为例,用这种方法成功实现了数字电路在线进化,结果表明,与逻辑门级进化方法相比,该方法改善了在线进化时存在染色体过长、收敛速度缓慢、测试评估困难的状况,收敛速度提高了5倍左右。

函数级硬件进化

本文提出一种以可编程浮点处理单元为进化单位的 FPGA结构模型 .给出了函数级硬件进化的概念 。