表决器对分层三模冗余系统可靠性影响分析

FPGA在空间运行中易受单粒子翻转效应影响,分层三模冗余技术是常见的抗单粒子翻转容错方法,其表决器对系统可靠性影响为一项重要研究内容。针对此问题,首先建立了考虑表决器的分层三模冗余系统可靠性模型,仿真计算得到不同情况下表决器对系统可靠性的影响程度(表决器影响度),仿真结果表明,表决器影响度由失效率比值与结构层次划分决定,因此对于确定系统,表决器影响度不随空间环境变化而变化。其次建立了带刷新功能的双层三模冗余系统可靠性模型,分析了在FPGA刷新作用下,与无刷新功能系统相比表决器影响度的变化情况,仿真结果显示,刷新作用虽然从整体上大大提高了系统可靠度,但并未使得表决器影响度减小,影响度反而增大。

SRAM型FPGA带刷的新分层三模冗余技术容错分析

SRAM型FPGA(field programmable gate array)因为其具有信息密度大、性能高、开发成本低、可重复编程等特性,受到航天电子方面设计者青睐,越来越多地被应用于需要高可靠性的复杂空间环境。然而,相比于传统的ASIC电路设计,由于FPGA对辐射的潜在敏感性,易引发单粒子翻转效应(single-event up-sets,SEUs),甚至可能造成系统失效。该文提出一种全新的三模冗余技术(triple modular redundancy,TMR)来削弱空间粒子对FPGA的影响,这项技术可以减轻FPGA中采用映射设计的配置位受到SEUs的影响。通过逐位翻转故障注入实验验证显示,相对于传统的TMR设计,采用该新技术防护的FPGA中易收到SEUs影响的配置位减少了87%。