为了提高物理层下行控制信道(Physical Downlink control channel PDCCH)极化码译码的吞吐率,降低复杂度,减少第五代无线通信终端的设计面积,本文提出了一种适用于半导体芯片设计的极化码译码算法.鉴于PDCCH携带的控制信息需要盲解的特...为了提高物理层下行控制信道(Physical Downlink control channel PDCCH)极化码译码的吞吐率,降低复杂度,减少第五代无线通信终端的设计面积,本文提出了一种适用于半导体芯片设计的极化码译码算法.鉴于PDCCH携带的控制信息需要盲解的特性,本文采用分布式循环冗余校验辅助串行抵消表的方法研究了PDCCH的Polar译码过程.通过路径排序和分布式CRC校验比特早停功能,对路径进行优化选择,简化了Polar译码的复杂度;提出并行模块组的改进译码方法减小了芯片设计面积.仿真结果表明该方法不仅降低了复杂度,而且保证了译码性能.展开更多
文摘为了提高物理层下行控制信道(Physical Downlink control channel PDCCH)极化码译码的吞吐率,降低复杂度,减少第五代无线通信终端的设计面积,本文提出了一种适用于半导体芯片设计的极化码译码算法.鉴于PDCCH携带的控制信息需要盲解的特性,本文采用分布式循环冗余校验辅助串行抵消表的方法研究了PDCCH的Polar译码过程.通过路径排序和分布式CRC校验比特早停功能,对路径进行优化选择,简化了Polar译码的复杂度;提出并行模块组的改进译码方法减小了芯片设计面积.仿真结果表明该方法不仅降低了复杂度,而且保证了译码性能.
