针对具有物理机制的分布式水文模型对大流域、长序列模拟计算时间长、模拟速度慢的问题,引入基于GPU的并行计算技术,实现分布式水文模型WEP-L(water and energy transfer processes in large river basins)产流过程的并行化。选择鄱阳...针对具有物理机制的分布式水文模型对大流域、长序列模拟计算时间长、模拟速度慢的问题,引入基于GPU的并行计算技术,实现分布式水文模型WEP-L(water and energy transfer processes in large river basins)产流过程的并行化。选择鄱阳湖流域为实验区,采用计算能力为8.6的NVIDIA RTX A4000对算法性能进行测试。研究表明:提出的基于GPU的分布式水文模型并行算法具有良好的加速效果,当线程总数越接近划分的子流域个数(计算任务量)时,并行性能越好,在实验流域WEP-L模型子流域单元为8712个时,加速比最大达到2.5左右;随着计算任务量的增加,加速比逐渐增大,当实验流域WEP-L模型子流域单元增加到24897个时,加速比能达到3.5,表明GPU并行算法在大尺度流域分布式水文模型计算中具有良好的发展潜力。展开更多
随着芯片设计规模和复杂度越来越大,传统的芯片EDA(Electronic Design Automation)验证方法在子系统和SoC(System on Chip)全芯片级别越来越受限于仿真速度限制。如何高效收敛RTL(Register Transfer Level)设计,确保及时高质量交付,成...随着芯片设计规模和复杂度越来越大,传统的芯片EDA(Electronic Design Automation)验证方法在子系统和SoC(System on Chip)全芯片级别越来越受限于仿真速度限制。如何高效收敛RTL(Register Transfer Level)设计,确保及时高质量交付,成为芯片研发领域急需解决的重要问题。介绍了一种自研的利用分布式计算方法来加速大型芯片仿真效率的DVA(Distributed Verification Acceleration)系统架构和实现。系统基于UVM(Universal Verification Methodology)验证方法学,采用底层原生的Linux socket组件进行通信,设计了一套包括控制面、数据流和会话的三平面通信同步机制,充分利用分布式验证平台可以并行计算的特点来加速芯片整体仿真速度。系统在超大规模通信SoC部署并且取得显著效果,相比于传统分立验证平台,DVA系统仿真速度可以达到5~10倍的加速比。系统还可以应用于多个芯片套片组网、多Chiplet(芯粒)互联等SIP(System in Package)验证场景,以及EMU(EMUlator,硬件加速仿真)和EDA联合等多种混合仿真场景。展开更多
为了满足配电网不对称短路计算的通用性要求,针对换流器型分布式电源(inverter based distributed generation,IBDG)不对称短路特征的多样性,研究含IBDG配电网的不对称短路电流计算方法。该方法从通用计算模型出发,根据IBDG不对称短路...为了满足配电网不对称短路计算的通用性要求,针对换流器型分布式电源(inverter based distributed generation,IBDG)不对称短路特征的多样性,研究含IBDG配电网的不对称短路电流计算方法。该方法从通用计算模型出发,根据IBDG不对称短路的正负序电流控制原理及在不同控制目标下的短路电流输出特性,结合低电压穿越和限流控制对IBDG输出不对称短路电流的具体要求,建立一种通用的、适用于多种控制目标的IBDG不对称短路正负序等效模型。基于该模型建立含IBDG配电网通用的不对称短路等效电路和计算方程,得到一种适用于多种IBDG控制目标的、配电网任意节点发生任意不对称短路的短路电流通用计算流程。最后,在一个配电网算例中对所提计算方法进行验证,结果表明了所提方法的正确性和有效性。展开更多
文摘针对具有物理机制的分布式水文模型对大流域、长序列模拟计算时间长、模拟速度慢的问题,引入基于GPU的并行计算技术,实现分布式水文模型WEP-L(water and energy transfer processes in large river basins)产流过程的并行化。选择鄱阳湖流域为实验区,采用计算能力为8.6的NVIDIA RTX A4000对算法性能进行测试。研究表明:提出的基于GPU的分布式水文模型并行算法具有良好的加速效果,当线程总数越接近划分的子流域个数(计算任务量)时,并行性能越好,在实验流域WEP-L模型子流域单元为8712个时,加速比最大达到2.5左右;随着计算任务量的增加,加速比逐渐增大,当实验流域WEP-L模型子流域单元增加到24897个时,加速比能达到3.5,表明GPU并行算法在大尺度流域分布式水文模型计算中具有良好的发展潜力。
文摘随着芯片设计规模和复杂度越来越大,传统的芯片EDA(Electronic Design Automation)验证方法在子系统和SoC(System on Chip)全芯片级别越来越受限于仿真速度限制。如何高效收敛RTL(Register Transfer Level)设计,确保及时高质量交付,成为芯片研发领域急需解决的重要问题。介绍了一种自研的利用分布式计算方法来加速大型芯片仿真效率的DVA(Distributed Verification Acceleration)系统架构和实现。系统基于UVM(Universal Verification Methodology)验证方法学,采用底层原生的Linux socket组件进行通信,设计了一套包括控制面、数据流和会话的三平面通信同步机制,充分利用分布式验证平台可以并行计算的特点来加速芯片整体仿真速度。系统在超大规模通信SoC部署并且取得显著效果,相比于传统分立验证平台,DVA系统仿真速度可以达到5~10倍的加速比。系统还可以应用于多个芯片套片组网、多Chiplet(芯粒)互联等SIP(System in Package)验证场景,以及EMU(EMUlator,硬件加速仿真)和EDA联合等多种混合仿真场景。
文摘为了满足配电网不对称短路计算的通用性要求,针对换流器型分布式电源(inverter based distributed generation,IBDG)不对称短路特征的多样性,研究含IBDG配电网的不对称短路电流计算方法。该方法从通用计算模型出发,根据IBDG不对称短路的正负序电流控制原理及在不同控制目标下的短路电流输出特性,结合低电压穿越和限流控制对IBDG输出不对称短路电流的具体要求,建立一种通用的、适用于多种控制目标的IBDG不对称短路正负序等效模型。基于该模型建立含IBDG配电网通用的不对称短路等效电路和计算方程,得到一种适用于多种IBDG控制目标的、配电网任意节点发生任意不对称短路的短路电流通用计算流程。最后,在一个配电网算例中对所提计算方法进行验证,结果表明了所提方法的正确性和有效性。