分数倍延时数字滤波器设计

在时分交替ADC结构中,由于各子通道ADC采样时钟的偏差,导致通道采样信号误差,严重影响时分交替ADC的动态性能。针对时分交替ADC中子通道的时钟偏差,在信号精确重构的理论依据下,采用基函数分段拟合和频域逼近的方式设计延时低通滤波器。通过改变基函数的定义域,推导了[-Ts,0]内误差校正的理论基础,并结合基函数设计和频域逼近的特点,证明了用同一组逼近滤波器系数实现[-Ts,0]和[0,Ts]延时的可行性,实现[-Ts,Ts]内任意时钟偏差的数字校正。性能仿真表明,此方式设计滤波器具有极限,为一组6级16阶,衰减为80 dB滤波器。采用单频正弦信号进行子通道ADC误差校正仿真,误差数据表明,校正后信号的偏差在10-3以内。

数字阵列宽带多波束发射设计与验证

现有相控阵干扰设备通常采用分孔径或者分时隙方式实现多目标干扰,但前者无法利用全孔径增益,后者在目标数较多时存在干扰资源时域分配紧张的问题。针对这些问题,提出整数倍和分数倍延时分阶可调的方法,整数倍延时通过采样间隔延时,分数倍延时采用Farrow滤波器,实现了大带宽数字发射的目的。此外还对关键延时特性进行了仿真,并构建了小规模数字阵列样机。实验结果表明,该样机瞬时带宽为400 MHz,能够同时发射4波束,干扰方向和功率任意可调,延时特性与仿真结果一致。