宽带数字波束形成中的分数延时滤波器设计优化

在宽带数字波束形成处理中,一个关键问题是对阵列天线接收到的信号进行包络延时补偿。解决该问题的基本方法是通过分数延时滤波器对输入信号进行延时。本文主要讨论Farrow结构的分数延时滤波器设计优化方法,以便于工程应用。

基于Farrow结构的分数延时滤波器FPGA设计与实现

随着数字信号处理技术的不断发展,可变分数延时滤波器在采样率转换、时延估计、图像插值、雷达波束形成等高速信号处理系统中得到广泛应用,在FPGA中设计实现高效可靠的分数延时滤波器具有重要意义。本文介绍了Farrow结构的分数延时滤波器原理,基于Farrow滤波器由多个子滤波器构成的特殊结构,在FPGA中进行了设计与实现,并通过Matlab+Modelsim工具对设计的Farrow滤波器进行仿真分析,仿真结果与理论计算结果基本一致,相对误差在10-5量级,可以满足大部分工程应用需求。

基于加权最小二乘法的分数延时滤波器设计

相较于传统的可变分数延时滤波器无法满足延时的实时变化,Farrow结构延时滤波器因其独特的结构可以灵活地调整时延且不需重新设计滤波器系数。以加权最小二乘法作为分数延时滤波器系数配置的基本方法,通过建立离散加权平方误差函数对滤波器系数的配置进行理论推导。并设计一种最小化幅度响应最大绝对误差的迭代判断条件来确定权重函数,用以更新滤波器系数来实现滤波器性能的优化。

基于分数延时滤波的时域平均改进算法

为减小非整周期采样引入的截断误差对时域平均分析精度的影响,提出一种基于分数延时滤波的时域平均改进算法。在分析现有时域平均方法不足及分数延时滤波特性的基础上,方法利用现有的信号截断改进方法避免了截断误差累积并获得截断信号的延时因子,结合分数延时滤波实现对截断信号的重构与重采样,最后对各截断信号进行叠加后求算术平均。理论分析与实验结果表明:方法充分利用了分数延时滤波在改变延时因子方面的优势,明显减小了非整周期采样时信号截断误差,能有效提高无时标时域平均的分析精度。

宽带分数延时滤波器的优化设计及FPGA实现

提出了一种可变分数延时宽带数字滤波器的优化设计方法,该方法首先采用内插的方法提高采样率,降低信号的归一化带,再采用Farrow结构来实现分数延时,通过抽取,恢复信号的初始采样率。其实现形式采用基于多相滤波的级联结构,使得内插和抽取相互抵消,降低滤波器的阶数,提高运算效率。采用基于FPGA的并行分布式算法,设计利用了器件的结构特点以及与器件特性独立的2种方法,在时域实现了高速、高阶的宽带分数延时滤波器,并在Altera Stratix FPGA上进行了仿真验证,最高工作频率分别为184 MHz和119 MHz。

基于分数延时方法的高精度数字积分器研究

积分器是基于Rogowski线圈的电子式电流互感器的关键环节之一。针对传统的模拟积分器易受环境温度变化、电磁干扰、湿度变化等因素的影响以及当前的数字积分算法准确度不高的问题,在传统的数字积分器的基础上提出了一种改进的数字积分器。该积分器采样率为传统的8倍,且在此基础上加入了一个值为0.047的分数延迟因子。这一改进的数字积分器可以有效改善传统的数字积分器在低频段的幅值响应和相位响应。文中采用FIR和IIR两种滤波法对其进行了仿真分析,结果表明,相较传统的数字积分器,改进的数字积分器性能更加优异。

全通型分数延时滤波器的设计

通过分析基于加权最小均方误差准则的全通型分数延时滤波器(APFDF)的设计和求解,针对目前APFDF迭代求解在收敛性和数值稳定性方面存在的问题,提出基于改进遗传算法的APFDF求解方法.通过精英策略,保证遗传算法的收敛.采用混合遗传算子,在加快遗传算法向全局最优解收敛的同时,防止其在最优解附近徘徊.仿真结果表明,新设计的APFDF具有低阶数和高精度的特点,将其应用于宽带数字波数形成,孔径渡越问题得以解决,形成波束几乎完全逼近理想波束.

分数延时FIR滤波器设计及仿真

设计一种新型的分数延时有限长单位冲激响应(Finite impulse response,FIR)滤波器的设计方案和主要工作原理。研究重点在于通过对提出的算法进行仿真验证,并与传统算法进行比较,验证该算法的优越性。设计结构主要采用Farrow结构,以达到节省硬件资源的目的。仿真验证采用的工具是Matlab。

可变分数延时FIR滤波器的WLS优化设计

采用参数离散化的谱参数法设计可变数字滤波器,存在算法运算量和精度之间的两难选择。为此提出一种连续参数可变分数延时FIR滤波器的设计方法,并给出滤波器系数加权最小二乘最优闭合解。首先采用变量分离的加权函数简化设计过程,然后利用矩阵及矩阵运算的多种性质来简化算法,最后采用矩阵三角分解解决矩阵求逆问题。理论分析与实验结果表明本算法具有稳定性高,复杂度低的特点,算法所设计的数字滤波器可用于高精度的动态时间补偿。

分数延时时域平均方法在风电齿轮箱诊断中的应用

针对变速工况下风电齿轮箱频谱结构复杂,传统频谱分析难以对故障进行有效识别和定位的问题,将分数延时滤波技术与时域平均方法相结合,采用一种基于啮合频率预估与重估的方法进行转频跟踪实现信号分段截取,提出一种线性时变延时滤波算法实现在定采样频率、变回转速度条件下对信号采样点数进行统一,实现了无时标变转速时域平均。风电齿轮箱现场故障案例验证了方法的有效性。

分数延时滤波器在宽带阵列雷达中应用

阵列雷达常采用移相法形成波束,但在宽带情况下,此方法形成的波束存在波束空间色散问题。解决此问题最基本的方法是基于时域多抽头数字延时法和频域波束形成方法,本文介绍采用时域多抽头数字延时法来改善波束空间色散问题。文中分析了为何采用时域多抽头数字延时法能解决此问题的缘由。时域数字延时方法的延时滤波器设计有很多种方法,文中给出了频域设计(海宁窗)和最大平坦方法两种设计滤波器方法的特性,对比两种方法的优劣,并用Matlab仿真对比了在延时相同,阶数相同情况下,选择频域设计(海宁窗)方法比最大平坦度方法滤波器特性要好,但工程实现时,频域设计(海宁窗)方法比最大平坦度方法计算复杂,所以要根据算法要求的实时性及运算平台选择不同的方法。工程实现时还可采用子阵划分对阵列进行简化处理。

基于分数延时滤波的2FSK差分检波解调器

研究数字通信信号调制稳定性和可靠性问题,针对2FSK差分检波解调器中有效解决精确延时技术,由于可调滤波器系数计算复杂,为实现精确延时,引入拉格朗日插值法设计了一种直接型N阶FIR分数延时滤波器。滤波器具有低通性,通带内相频响应和幅频响应与理想分数延迟滤波器相同,能使2FSK调制信号无失真的延时分数倍采样周期,在DSP Builder软件上仿真2FSK差分检波解调系统,结果表明,采用拉格朗日插值法设计的分数延时滤波器完全能够满足2FSK差分检波解调的技术要求,为2FSK差分检波解调器的FPGA硬件实现提供了技术保证。

基于Farrow结构的宽带信号分数延时滤波器的FPGA设计与测试

对于多通道宽带信号的数字波束形成(DBF),传统的相位控制方法会导致波束的指向偏移及扫描不准,需要使用真实时间延迟线(TTD)来代替传统的移相器。相比模拟延迟线,在数字域上实现延时补偿具有成本低、精度高、实现简单、稳定性好等众多优点。而基于Farrow结构的分数延时滤波器结构简单、延时变化灵活快捷,且易于构建宽带信号的分数延时滤波器。在FPGA系统中实现宽带信号的分数延时,并对其延时性能的测试可为将来宽带信号的DBF工程应用提供技术基础。

一种基于分数延时滤波器的自适应对消技术的研究

针对转发式干扰机发射的干扰信号通过空间耦合对接收机造成的影响,提出了基于LMS算法的自适应对消结构,并针对宽带信号,对结构作出了调整。重点是利用可变分数延时滤波器来实现参考信号与干扰信号时间的对齐,从而达到宽带对消的效果。提出了能够实现可变分数延时滤波器的结构。通过仿真表明该对消结构能够很好地对消宽带干扰。

基于多项式插值的分数延时滤波器的FPGA实现

针对基于多项式插值的延时估计精度进行了分析研究。针对不同插值方法的延时估计精度进行了分析比较;指出了不恰当的分段二次插值延时估计存在局部极值问题,该局部极值会产生较大的延时估计误差;对分段二次插值多项式设计参数进行分析仿真得出恰当参数,在此基础上基于FPGA实现了一种可任意调节的分数倍延时滤波器,能够高速实时处理信号,既能保证延时估计精度,又可有效降低乘法运算量。

分数延时滤波器设计与研究

面对日益复杂的战争环境和电磁环境,干扰机需要在同一时刻干扰多个目标,数字同时多波束技术能够有效地解决这一问题。分数延时滤波器是实现数字多波束网络的核心技术,用数字延时的方法代替传统移相方法,能够有效地解决方向图扫描不准和主瓣展宽等问题。推导了数字波束形成结构,而且通过窗函数法、复频响应法和可变参数的Farrow结构法去设计分数延时滤波器,并对它们的性能进行了分析比较。

Farrow结构分数延时滤波器设计

在宽带发射数字波束形成中,宽带数字阵列各阵元传输延时需要补偿,普通的数字延时滤波器系数计算量大,或在延时参数快速变化时系数更新不能满足要求。在数字阵列天线接收自适应波束形成的研究中,设计的Farrow结构分数延时滤波器能够高效灵活的实现延时滤波。主要介绍了四相结构的Farrow结构滤波器,验证Farrow结构在特定延时下的传输特性以及多相滤波的性能,通过对幅频响应的仿真图形分析,来验证设计滤波器的可行性,最终得到了理想的延时仿真图形。

基于拉格朗日插值的分数延时滤波器研究

分数延时滤波器可以在数字域实现对信号小数倍采样间隔时延,比传统模拟延迟线稳定、精度高,在数字波束形成中应用广泛。基于拉格朗日插值的分数延时滤波器实现简单,低频具有很好的幅度响应和相位延时响应。介绍了基于拉格朗日插值的分数延时滤波器的实现原理,仿真分析了滤波器的幅频特性和相频特性,仿真结果表明拉格朗日插值的分数延时滤波器用于信号的延时处理时具有良好的延时效果。

带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在I路和Q路之间引入一个固定的分数倍采样点的延时,提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gadner时钟误差鉴相算法和拉格朗日内插算法,方案在1 024QAM解调系统中验证成功。

具有系数相关性的可变分数时延滤波器设计方法

针对可变分数时延滤波器设计中的复杂度问题提出一种设计方法,将时域插值与泰勒级数展开相结合对Farrow结构进行系数配置,推导出相应的滤波器系数相关公式。该方法设计出的滤波器具有系数相关性,可使近一半滤波器系数独立,并得到低复杂度的滤波器实现结构。从复杂度、幅频响应及群时延、误差方面进行理论推导和仿真验证,分析结果表明,所提方法能有效降低可变分数时延滤波器的复杂度和计算成本。