基于多相位量化噪声抑制的分数频率合成器的实现

为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构.该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比.通过对比发现,对于环路带宽为1MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12dB.该频率合成器使用UMC 0.18μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.

分数频率合成器中数字∑_△调制器的设计

本文介绍了分数频率合成器中,数字∑△调制器设计应考虑的因素,描述了四种不同结构的数字∑△调制器,最后对其中一种结构进行设计并用FPGA来实现。

展频时钟生成器的设计与仿真

提出了一种展频时钟生成的方法,使用MATLAB和SIMULINK开发出了快速模拟基于分数N型频率合成器的展频时钟生成器的环境。它能够帮助设计者快速准确地确定系统各个模块的参数,缩短设计的周期。仿真结果显示,这个系统达到了预期的要求,证明这个模拟器是比较有效的方法。

低相位噪声数字电视QAM调制器的实现

介绍了相位噪声指标在数字电视中的重要性,分析了QAM调制器中相位噪声的来源,并以BARCO公司的QAM调制器为例,提出了通过选择高性能、低相位噪声的压控振荡器、频率合成器,设计滤波特性好、带宽合适的环路滤波器来实现低相位噪声数字电视QAM调制器的方法。