分谐波采样锁相源的研制与设计

本文介绍了一种分谐波采样式锁相源的设计 ,给出了该振荡源的实例及其测试结果。表明在使用相同的参考源与VCO (或Vt -DRO)的条件下 ,如果参考源的相噪远低于其它噪声源 ,分谐波采样式锁相环 (PLL)

一款低相位噪声分谐波采样锁相振荡源的设计

现介绍了一种低相位噪声锁相振荡源,以分谐波采样式鉴相取代传统的分频式鉴相。这种方案除了压控振荡器是高频微波部件外,其余都可以用集总参数的电路构成,系统的结构较简单,便于实现小型化,突出优点在于它的灵活性,一个宽带取样鉴相器可对各个频段的压控振荡器直接进行取样鉴相和锁相。在同等条件下,分谐波采样式锁相源比分频式锁相源的相位噪声更低。

分谐波采样锁相环和分频式锁相环的性能比较

锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统，具有载波跟踪特性，可以提取淹没在噪声中的信号。锁相环可分为全数字锁相和取样锁相环。其中取样锁相环为数模混合锁相环路，又可分为分谐波采样锁相环和分频式锁相环。分频式锁相环具有较高的稳定度、较低的相位噪声和易于集成等优点，而分谐波采样锁相环还可以提供更低的相位噪声，它们在通信技术中都有着广泛的应用。