数字分频器分频模数测量方法的研究

探讨了用双扫描示波器、通用电子计数器、逻辑分析仪测量数字分频器分频模数的理论和方法，探论了各种测量方法的特点及适用场合．

用MC145152-2实现具有四模数分频器的锁相环

对MC145152-2常规的几种使用方法进行了总结,提出了一种用MC145152-2实现四模数分频器的PLL的新方法。此方法采用两块MC145152-2和两块双模数前置分频器,由两块双模数前置分频器构成四个分频模式,因而称其为四模数方案。四模数分频器保证了PLL的分频系统连续变化。降低了分频系数下限值,增大了分频系数连续变化的范围,解决了PLL中的高频与低分频系数之间的矛盾。按此方法设计的电路已成功应用于某工程。

一种采用三阶Σ-Δ调制器的分数-N CMOS频率合成器

介绍了一种采用三阶Σ-Δ调制器的分数-N锁相环频率合成器的设计与实现,该设计具有快速锁定和低噪声的优点,其中,调制器采用MASH结构,预分频器采用可编程的分频设计,分频范围为64~127。系统的最高输入频率可达1.6 GHz,采用TSMC 0.35μm CMOS工艺。测试结果显示,该结构在频率偏离10 kHz点,相位噪声达到-104.09 dBc/Hz;在锁定状态,频率偏移为22Hz,功耗为30 mW。