期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
初级纵向集成电路的制造工艺、应用和未来(一)
1
作者 Tadayoshi Enomoto 石广元 白古山 《微电子学与计算机》 CSCD 北大核心 1991年第2期41-43,共3页
为实现高集成密度、高产量和短制造周期,发展了一种新的双层迭式LSI 制造工艺.称作初级纵向集成电路(ELVIC)技术工艺是把两个用常规方法制造的LSI 芯片面对面放置并热压在一起.此工艺还包括上下两层LSI 纵向互连(VI)的形成、上下两层表... 为实现高集成密度、高产量和短制造周期,发展了一种新的双层迭式LSI 制造工艺.称作初级纵向集成电路(ELVIC)技术工艺是把两个用常规方法制造的LSI 芯片面对面放置并热压在一起.此工艺还包括上下两层LSI 纵向互连(VI)的形成、上下两层表面的平整化和使用热压方法的中间层连接.本实验中,在5×5mm^2的芯片上,约有52000个10×10μm^2的金-钛纵向互连.测量得知,每对VI 点的拉伸强度为4mg 力.已制造出由上层p 沟和下层n 沟MOSFET 组成的两层31级体硅CMOS 环形振荡器.在电源电压为5V 时,每级的传输延迟时间为1.86ns. 展开更多
关键词 初级纵向集成电路 制造工艺 LSI 大规模集成电路 集成密度
全文增补中
初级纵向集成电路的制造工艺、应用和未来(二)
2
作者 TadayoshiEnomoto 石广元 +1 位作者 白古山 张礼德 《微电子学与计算机》 CSCD 北大核心 1991年第3期46-48,共3页
4 电路技术为实现ELVIC (初级纵向集成电路),重要的是减少VI (纵向互连)数和VI 的面积,以使集成密度更高.而且制造成品率及器件的可靠性也明显地改善.这一节,研究使内CMOSELVIC 的VI 数最小.图4表示的有3级输出缓冲器电路的两层31级内CM... 4 电路技术为实现ELVIC (初级纵向集成电路),重要的是减少VI (纵向互连)数和VI 的面积,以使集成密度更高.而且制造成品率及器件的可靠性也明显地改善.这一节,研究使内CMOSELVIC 的VI 数最小.图4表示的有3级输出缓冲器电路的两层31级内CMOS 环形振荡器有36个10×10μm^2面积的金-钛纵向互连.应该注意,一个单一的反相器级使用一个纵向互连.就是把同一级的p 沟和n 沟的MOS FET 的漏端用单一的VI 连接起来.这种思想可以扩展到其它的内CMOS 逻辑门.图8证明,使用单一的VI 也可以制造出用于逻辑电路中的2输入NAND 门.同样。 展开更多
关键词 初级纵向集成电路 制造工艺 移位寄存器 LSI 大规模集成电路
全文增补中
上一页 1 下一页 到第
使用帮助 返回顶部