锗硅SiGe外延技术中提高西格玛沟槽刻蚀工艺稳定性的方法

伴随着CMOS技术集成度的日益增大以及关键尺寸的日渐缩小,传统CMOS工艺中采用的应力拉升方式已经无法满足器件对于PMOS驱动电流的要求。在关键尺寸进入28 nm及以下后,必须采用锗硅(SiGe)外延技术来加大PMOS的压应力,以此提高器件的整体响应速度。而在锗硅(SiGe)外延技术中,西格玛沟槽刻蚀是影响PMOS驱动电流的关键工艺步骤。西格玛沟槽刻蚀的关键尺寸的稳定性决定了器件性能的稳定性。西格玛沟槽刻蚀由一系列的干法刻蚀、湿法清洗、湿法刻蚀组成,其工艺的关键尺寸达到原子量级的卡控标准,但是干法刻蚀后的高分子副产物以及后续硅表面多种溶液的湿法处理,给整个西格玛沟槽刻蚀的关键尺寸的稳定性带来了诸多影响因子。基于干法/湿法刻蚀以及硅表面的清洗处理,提出锗硅(SiGe)外延技术中提高西格玛沟槽刻蚀工艺稳定性的方法。

同轴兆声辅助射流电解加工工艺研究

针对电解加工的杂散问题,提出了同轴兆声辅助射流电解加工方法,利用该方法对304不锈钢的电解加工过程进行理论分析与实验研究。分析结果表明,兆声辅助不仅能增强电解液流速,使阳极被加工区域的电解液不断更新,还能促进反应气体排出,从而提高电解加工精度与加工效率。研究结果表明,固定电解液流量0.9 L/min、电解电压50 V时,22 W兆声功率下的电解圆形凹坑的深径比为0.173,相比无兆声下提高12.34%,同时也进一步提升了沟槽刻蚀深宽比,验证了兆声辅助射流电解的有效性。

沟槽栅IGBT关键技术研究

与平面栅IGBT相比,沟槽栅IGBT能显著改善通态压降与关断能量的折衷关系,更适用于中低压高频应用领域。针对沟槽栅IGBT技术的挑战(主要包含沟槽刻蚀、栅氧生长、沟槽多晶硅填充等),研究并开发了沟槽栅一系列关键工艺:形貌优良的沟槽槽型,质量完好的栅氧生长工艺以及具备优良均匀性的原位掺杂多晶硅填充工艺等。采用改进工艺后的沟槽栅IGBT芯片具有良好的电学性能,展示出优异的栅氧特性,顺利通过了高温动、静态等多项测试,较平面栅IGBT体现出压降和损耗优势。

SOI电路窄沟槽隔离技术研究

文章利用SOI材料片做衬底,开展了SOI电路窄沟槽隔离技术的研究,解决了窄槽刻蚀、多晶硅回填、平整化等技术难题,获得了优化的SOI电路窄沟槽隔离工艺技术条件;岛与岛之间的隔离击穿达到300V,为下一步研制生产SOI电路打下了坚实的基础。

MEMS器件刻蚀工艺优化

基于MEMS器件的特殊结构,介绍了硅基电容式传感器MEMS器件刻蚀工艺的实现,工艺包含厚膜光刻、双面对准套刻和深沟槽刻蚀等难点。通过调整掩蔽层光刻胶的厚度,保持较高线宽分辨率的同时实现了硅片深沟槽的刻蚀加工;采用俄罗斯5026A型双面光刻机实现了硅片的对准套刻,成功实现了电容式传感器器件结构的刻蚀工艺,为用户提供了满意的产品,证明了该刻蚀工艺的可行性和实用性。

40nm一体化刻蚀工艺技术研究

用金属硬掩模层(MHM)进行一体化(AIO)刻蚀的工艺是40 nm节点后道工序的关键工艺技术。阐述了40 nm低功耗芯片工艺研发过程中,一体化刻蚀工艺开发所遇到的诸多工艺难题,并对其产生的机理进行了深入分析。结合工艺设备与工艺特性,进行了刻蚀实验并对刻蚀工艺条件进行了优化,使用扫描电子显微镜(SEM)和透射电子显微镜(TEM)对样品形貌进行了观测,采用电迁移测试结构对通孔样品的可靠性进行了测试,结果表明,氮化钛厚度、沟槽剖面形貌和顶部缺口形貌得到优化,双大马士革凹槽形貌、通孔剖面形貌以及通孔底部完整性得到较好控制,解决了氟化钛残留问题,有效解决了一体化刻蚀的工艺难题。

克服低击穿的硅平面技术

为提高硅平面大功率管的成品率和可靠性,提出了一种刻蚀槽和低温钝化相结合的克服低击穿的硅平面枝术.采用该技术可消除绝大多数平面晶体管管芯的低击穿和穿通点,从而大幅度提高管芯、特别是大功率管管芯的合格率和高档品率.由于应用该技术可消除低击穿点及杂质淀积和缺陷集中区而使器件的固有可靠性得到提高.

3000V 10A 4H-SiC结型场效应晶体管的设计与制造

介绍了一种常开型高压4H-SiC JFET的仿真与制造工艺。通过仿真对器件结构和加工工艺进行优化,指导下一步的工艺改进。在N+型4H-SiC衬底上生长掺杂浓度(ND)为1.0×1015 cm-3,厚度为50μm的N-外延层,并采用本实验室开发的SiC JFET工艺进行了器件工艺加工。通过测试,当栅极偏压VG=-6V时,研制的SiC JFET可以阻断3 000V电压;当栅极偏压VG=7V、漏极电压VD=3V时,正向漏极电流大于10A,对应的电流密度为100A/cm2。

55 nm低功耗产品漏电流优化的机理研究及解决方案

半导体技术随着摩尔定律,工艺尺寸逐渐缩小,浅沟槽形貌对增加低功耗产品器件间的隔离效果,降低漏电流的作用越来越敏感^([1])。提出一种全新的优化浅沟槽形貌,降低器件间漏电流的设计理念^([2])及实现方法。通过软件设计并模拟不同浅沟槽形貌下,漏电流的表现,得到顶部形貌的曲率半径对漏电流有敏感表现的结论,为降低漏电流提供指导性思想^([3])。后续把理论模型运用到实际工艺的优化中,菜单中在硬掩模层刻蚀步骤结束及有源区开始刻蚀前,使用高能量、高压力及大流量的重聚合物气体,形成圆滑的顶部形貌。