适用于SAR ADC的CMOS比较器的设计

本文提出一种带时钟控制的CMOS比较器结构,它由两级前置差分放大器和一级带有正反馈的NMOS锁存器组成。此设计在前置预放和锁存器级联的基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计采用0.18μm CMOS工艺,电源电压为3.3V,分辨率为0.8mV,获得12bit的精度,可以应用于SAR ADC等模数转换器电路中。