一种高效的TD-SCDMA下行链路帧头检测方法及FPGA实现

TD-SCDMA系统采用的是同步CDMA,其上行链路各终端信号在基站解调器完全同步.为实现同步CDMA,我们必须解决下行链路同步的检测、建立和保持等主要问题.在同步CDMA系统中,同步的检测是用软件,通过求相关的方式获得的.传统的相关算法不仅需要时间长、功耗高,而且实现的复杂度高.利用TD-SCDMA帧结构的特殊性构造一种功率比检测的非相干方案以实现TD-SCDMA下行链路的帧头定位,与传统的非相干方案相比,该算法具有较高的性能和较低的复杂度.仿真表明:该算法在较大的信噪比范围内都具有优异的性能,通过Modelsim仿真验证了其正确性.

TD-SCDMA下行同步算法设计与FPGA实现

针对TD-SCDMA系统下行同步快速高效需求,在分析TD-SCDMA物理帧结构的基础上,提出了一种利用功率比检测作为粗同步,并结合频域相关确定精确同步的TD-SCDMA下行同步算法与FPGA实现方案。利用Modelsim和Matlab对算法的可行性和有效性进行了仿真验证。最后在Altera Cyclone III FPGA硬件平台进行了板级调试和实时数据验证。结果表明该同步算法具有较好的实时性和较高的稳定度。

TD-SCDMA下行预同步量化及截断研究

该文首先基于TD-SCDMA介绍了下行链路的功率比检测帧预同步,然后研究同步算法的定点实现中门限再量化以及输出数据截断对算法性能的影响,找出了门限的最佳数值和最小量化字长。考虑到TD-SCDMA和第四代移动通信标准TD-LTE的帧结构是相容的,故该文研究结果可以扩展到TD-LTE技术的应用中。MATLAB仿真结果表明,通过此方法的功率比量化门限处理及输出数据截断,文献3的功率比检测下行同步算法可以极大地降低复杂度和运算量,且在较大信噪比动态范围内仍具有良好的同步性能。

一种低复杂度的TD-SCDMA下行同步技术研究

无线通信技术正加速向更高端的4G技术演进,基于TD-LTE与TD-SCDMA的物理帧结构相容,该文提出一种低复杂度的TD-SCDMA下行同步检测机制,并采用软件仿真的方法设计和测试不同SNR和不同量化字长的TD-SCDMA下行链路同步性能,得出所需要的最佳量化字长。与传统的非相干方案相比,该文算法具有较好的性能和较低的复杂度等优点。