基于功耗计数器的处理器功耗实时估算方法

针对现有的2类处理器功耗实时估算方法的不足,本文开发了一种基于功耗计数器的处理器功耗实时估算方法。该方法结合了基于性能事件计数器和基于电路信号方法的优点,利用功耗计数器记录与处理器功耗密切相关的电路信号的变化次数,能够以较小的观测粒度实时估算处理器的功耗,并且具有较低的硬件开销。本文在龙芯GS364处理器上实现并评估了该方法。结果表明,使用16个功耗计数器可以在512个时钟周期的粒度内实现0.83%的估算误差,与此同时,它的硬件开销只占处理器总面积的0.063%。

基于硬件加速平台的PCIE功耗评估流程优化研究

高精确度的功耗评估是PPA(性能-功耗-面积)设计中的重要一环。提出了一种“试探测试+基准测试+压力测试”的三步评估流程,在试探测试阶段利用翻转率在线处理单元获得峰值翻转率阈值,在基准测试阶段获得功耗与翻转率之间的对应关系,在压力测试阶段推算出峰值功耗场景,充分利用动态功耗与翻转率近似正比的特性,解决了环境中带PCIE等动态外设时无法直接采用一般功耗评估流程的难题。为弥补硬件加速平台在测试激励上与真实芯片间的差距,敏化峰值功耗场景,提出并采用了目标设计的精细切割评估策略。最后,在如何巧妙构建测试激励上,通过比对数据,提出了一种敏化峰值功耗的思路。以某国产高性能人工智能芯片SUPER-1芯片的PCIE部件为例,采用本文所提供的功耗评估,最终的功耗评估精度达90%。

基于双掩码技术的抗功耗攻击CMOS电路设计

为增强现有差分传输管预充电逻辑(differential pass-transistor pre-charge logic,DP^(2)L)电路结构的抗功耗攻击性能,设计并开发了一种改进型DP^(2)L电路。与改进前电路相比,改进型DP^(2)L电路在不同输入信号下晶体管的导通数目保持相同,从而表现出更好的功耗恒定性能。在此基础上,进一步设计了双轨双掩码差分传输管预充电逻辑(double masked differential pass-transistor pre-charge logic,DMDP^(2)L)电路。该电路不仅改善了原有电路的功耗恒定特性,而且引入的双掩码具有随机性,加大了攻击者获取电路运算结果的难度。模拟结果表明,设计的双轨DMDP^(2)L电路较其他3种同类型逻辑电路的标准化能量偏差(normalized energy deviation,NED)分别减小了11.33%,5.19%和3.06%,表明其具有更好的功耗恒定特性和抗功耗攻击能力。

高速电力载波通信单元功耗测试仪检测方案优化分析

通过对现有功耗测试仪的检测原理和高速电力载波(High Speed Power Line Communication,HPLC)单元的组网特性进行分析,针对HPLC所采用的正交频分复用技术(Orthogonal Frequency Division Multiplexing,OFDM)进行深入研究,结合实际应用情况,基于峰值采集技术和设定阈值法,通过对电流电压进行AD采样,分析所发送报文长度,确定电流曲线的特性,捕捉其动态分量,经曲线拟合、数据处理后,获得该通信单元的工作状态,并提出了优化方案。该方案根据HPLC传输原理OFDM的传输特性,确定了动态功耗所持续时间,从而避免了功耗测试仪的错误判断。通过对本地通信单元中央协调器(Central Coordinator,CCO)的检测,验证了该方案的准确性和有效性。

基于贪婪算法的树形WSN低功耗路由算法

PEGASIS算法是无线传感器网络中的经典分簇算法,因其易于实现而被广泛应用,然而该算法通过单链进行数据传输的方式可能使单链上相邻节点距离过远,导致网络中部分节点能量消耗过快,进而缩短网络的生命周期。针对PEGASIS算法存在的问题,提出基于贪婪算法的树形WSN低功耗路由算法。通过贪婪算法使节点形成树,并在形成树时避开剩余能量过低的节点,形成树之后再将剩余能量过低的节点加入树;然后将树中距离树外节点最近的节点作为树的根,并将树根延伸到距离最近的节点,从而实现树的融合,直到所有树的根都延伸到基站,使整个网络形成从叶节点到基站的数据传输路径。仿真结果表明,该算法下网络的生命周期相较于PEGASIS算法延长了27.1%,该算法在网络生命周期和网络能耗均衡方面表现更好。

适用于海洋动态观测设备嵌入式系统的低功耗管理预测模型

能耗是制约海洋设备在水下工作时长的关键因素。为进一步降低海洋动态观测设备嵌入式系统的动态功耗,本文针对前人提出的用于预测空闲时间的指数平滑算法所存在的权重系数基于凑数法确定、算法难以适应大波动等问题,设计了一种新的权重系数,并构建了一种自适应的低功耗管理预测模型。当模型检测到预测的空闲时间超过工作和休眠状态切换的时间阈值后,中央处理器关停系统的部分外设,使系统进入低功耗休眠状态。仿真和单片机实验均表明,本文提出的低功耗管理预测模型能够有效地提高对处理器工作的空闲时间预测的准确性,且面对突发状况具有良好的自适应性,可显著降低嵌入式系统的功耗,有效延长设备的工作时间。

一种低延时低功耗PWM比较器电路设计

设计了一种基于HHGrace 0.35μm BCD工艺的低延时低功耗电压型静态脉冲宽度调制(Pulse Width Modulation,PWM)比较器,主要应用于高频低功耗的开关电源系统。设计中包含动态尾电流源和改进型正反馈放大器,以改进传统跨导放大器(Operational Transconductance Amplifier,OTA)型比较器高延迟和高功耗等问题。仿真结果表明:在1.2~5.0 V供电电压范围内稳定工作,最大上升沿延时35 ns,最大下降沿延时41 ns,支持6 MHz开关频率的系统,比较精度8 mV,失调电压439μV,静态功耗仅为2.5μA(1.2 V供电)和4.4μA(5.0 V供电)。

一种旁路机制下的低功耗片上网络功率门控设计

随着技术尺寸的缩小,静态功耗在片上网络(NoC)的功耗开销中占据主导地位。功率门控作为一种通用的功耗节约技术,将NoC中空闲模块关闭以降低静态功耗。然而,传统的功率门控技术带来了诸如数据包唤醒延迟,盈亏平衡时间等问题。为了解决上述问题,该文提出代替功率门控路由器进行数据包传输的分区旁路传输机制(PBTI),并基于该旁路机制设计了低延迟低功耗的功率门控方案。PBTI使用相互独立的旁路分别处理东西方向传输的数据包,并在旁路内部使用公共的缓冲区以提高缓冲区利用率。PBTI可以在路由器断电时实现数据包的注入、传输和弹出。即使网络中所有的路由器均处于功率门控状态,数据包也可以从源节点传输到目的节点。当流量增大超过PBTI的传输能力时,路由器以列为单位进行统一的唤醒。实验结果表明,与不使用功率门控的NoC相比,所提方案降低了83.4%的静态功耗和17.2%的数据包延迟,同时只额外增加了6.2%的面积开销。相较于常规的功率门控方案该文功率门控设计实现了更低的功耗和延迟,具有显著的优势。

基于V-UPF的GNSS芯片低功耗物理设计与验证

导航GNSS芯片作为导航产品发展的核心部件,伴随其工艺制程越来越先进,功耗问题已成为影响其发展的关键因素,同时传统UPF(unified power format)低功耗物理设计流程存在纠错成本高,验证困难等缺点。以TSMC 22 nm工艺下GNSS芯片的DMAREQ_2模块为例,提出一种V-UPF(Verfiery-UPF)流程,在物理设计前后应用VC LP对设计文件全面静态低功耗验证。设计中通过规划多电压域、插入多种特殊低功耗单元,同时对电源开关单元采用daisy chain连接和交叉布局来降低系统功耗,使用Blockage技术降低电压域之间电平信号转化带来的泄露功耗与峰值功耗。最后,通过Prime timePX进行功耗分析。结果表明,在不同的工作环境下,总体功耗最多降低37.4%,静态功耗最多降低45.2%,动态功耗最多降低23.2%,本设计功耗优化效果显著。

声共振混合器高黏度流体混合的功耗特性研究

声共振混合利用机械共振产生高加速度振动,从而促进流体流动,其功耗特性对于其设计及应用具有重要作用。为研究声共振混合器的功耗特性,基于CFD建立了声共振混合过程仿真模型,分析了高黏度流体声共振混合过程壁面对物料的作用力和做功功率,探究了黏度和振动参数改变对混合器功耗特性的影响,并建立了声共振混合器混合功率的预测函数。研究结果表明,在混合过程中,壁面对液相做功的瞬时功率呈现先减少后稳定波动的趋势,而有效功率呈现先增加后稳定波动的趋势,这种不同的变化趋势是由于两者的相位差发生变化所导致的。增加振幅、频率或等加速度下低频大振幅都能够增加瞬时功率和有效功率,并减少液相进入稳定流动阶段所需吸收的外界能量。

基于嵌入式设备的低功耗工业读码器系统设计

针对目前国内读码器产品种类稀少、成本过高,功耗和热量过高、识别率低等问题,提出了一种结构紧凑、性价比高、功耗低、稳定性强的智能读码器系统设计方案。该系统方案主要基于ARM平台和Linux系统开发,硬件方面采用NXP MX8Mini作为主控芯片,搭载XILINX的XC7A50T FPGA器件,配置2G容量的LDDR4内存用来做图像预处理工作,采用AR0144CS芯片作为图像传感器,并支持多种通讯协议和扩展。软件方面,主要介绍了系统FPGA图像预处理及高斯滤波具体实现、ARM与FPGA的通讯、上位机功能设计。经过测试,该读码器系统运行稳定、体积小、功耗低,一维码8mil Code128识别率达到99.99%,为当前国产读码器市场提供了一种新的解决方案。

基于条件预充电技术的低功耗真单相时钟触发器

基于条件预充电技术,设计了一种高速低功耗真单相时钟触发器。在存在冗余开关活动的关键路径中,通过增加场效应管和控制条件,控制内部节点的冗余预充电活动;通过消除冗余结构,消除冗余的场效应管,从而改善电路结构,降低功耗和总功耗延时积。通用电路分析程序(simulation program with integrated circuit emphasis,HSPICE)仿真结果表明,在100 MHz的工作频率与低阈值电压下,触发器功耗低至158.6127 nW、总功耗延时积低至0.048735 fJ,电路具有正确的逻辑功能,且在功耗、延迟方面均优于近几年提出的电路。

基于STM32的低功耗高精度智能体温无线检测系统

文章设计了以STM32L051C8T6单片机为核心的低功耗高精度智能体温无线检测系统,实现了高精度的体温监测、人性化智能语音播报、稳定的无线传输、低功耗电源管理等功能。该系统传输稳定,抗干扰能力强,续航持久,低辐射,为父母照顾生病发烧的婴幼儿提供了便利。本系统落实科技改变生活,顺应时代发展,解决千万父母的疑难问题。

低功耗硅基OLED微显示器的区域梯度调光策略

针对近眼显示设备存在显示功耗较大的问题,通过研究人眼视觉的特性提出一种人眼凝视点自适应的区域梯度调光算法。首先进行中心凹-亮度掩蔽实验以获取人眼的恰可觉差(Just Noticeable Difference,JND),并在此基础上改进了传统人眼凝视点的几何光路模型,得到更符合人眼自适应特性的几何光路模型,引入最大视角判别法有效提高了视角计算效率。随后,对图像进行预处理时采用改进的对比度增强算法,以在保持图像平均显示亮度基本不变的情况下增强显示效果。根据实验得到的JND阈值和凝视点信息,对图像实施了区域和全局功耗限制,从而在降低功耗的同时保持了视觉主观感受。在FPGA硬件平台上完成了算法的验证。实验结果表明,该算法在柯达标准测试集下使硅基有机发光二极管(Organic Light Emitting Diode,OLED)微显示器的显示功耗降低23.05%,基本满足硅基OLED微显示器的低功耗显示的要求,可为其性能提升提供指导。

一种用于宽电源电压域的高速低功耗动态比较器

针对工业生产和车机系统中电压摆幅过大影响传统动态比较器精度和稳定性的问题,基于SMIC 90 nm CMOS工艺,设计了一种面向浮栅型的一次性可编程非易失性存储器的动态电流比较器。并设计了一种随电源电压变化的偏置电路,为比较器提供基准电压和电流。在动态电流比较器的第一级中,利用电流缓冲器结构隔离后续电路对输入信号的影响,通过比较存储单元电流与基准电流,生成比较结果,同时通过基准电流限制高压时的电流。比较结果经共源极放大器放大后与基准电压进行二次比较,以提升读取的准确性和速度。流片验证结果表明,与采用传统动态比较器的存储器相比,本设计读取速度提高了73.2%,低压工作条件下的读取准确性提高了95.2%,同时功耗降低了35.7%,外围电路面积减小了79.1%。

面向AOSFET增益单元的存储系统功耗分析研究

近年来,数据密集型应用对存储器的存储密度和功耗等性能提出了更高的要求。传统的嵌入式缓存采用6T-SRAM和1T1C-eDRAM技术难以提升存储密度,且存在较高的背景功率。其中,6T-SRAM的背景功率主要来自晶体管的高泄漏电流,1T1C-eDRAM则主要来自刷新功耗。非晶氧化物半导体(AOSFET)因其极低的泄漏电流和三维集成潜力备受关注。(AOSFET)2T0C-eDRAM是下一代嵌入式缓存技术的有力竞争者。针对当前缺乏功耗分析方法的现状,本文建立了2T0C-eDRAM的读写功耗、刷新功率和泄漏功率模型,并将其集成到定制化NVSim模块中,实现了对AOSFET 2T0C-eDRAM存储系统的功耗分析。仿真结果表明,在大容量存储阵列中,AOSFET 2T0C-eDRAM的读写功耗会略低于6T-SRAM、1T1C-eDRAM和硅基 2T0C-eDRAM,其背景功率(刷新功率和泄漏功率)仅为6T-SRAM的1/6,1T1C-eDRAM的1/10,硅基 2T0C-eDRAM的1/10。

碎磨功耗理论的发展与展望

矿山碎磨作业电力消耗占据全球总电力消耗的近2%,同时也是矿山生产中能耗最高的作业单元。碎磨流程能耗预测是碳排放和能源管理、矿山生产管理和数字矿山建设必不可少的重要环节。对基克、雷廷格和邦德等关于碎磨功耗的三大经典理论进行了回顾,着重介绍了邦德理论的发展历程并讨论了其在现代碎磨流程生产实践中应用的局限性。对上世纪70年代以来陆续提出的多种新的碎磨功耗理论进行了介绍,并讨论对比了邦德理论模型和新的理论模型对碎磨流程单位能耗的预测精度。总结了碎磨功耗理论模型在碎磨工艺流程设计与设备选型、碎磨流程运行效率评估与优化、金属矿山生产能力预测与管理以及金属矿山碎磨能耗碳评估模型等4个方面的应用价值。尽管该领域自主知识产权上的不足对我国数据安全和矿山生产造成了障碍,但随着国内矿山数字化智能化建设的飞速发展,我国碎磨功耗理论模型必将在较短时间内迎来显著的突破。

一种低功耗高稳定性的LDO设计

基于Nuvoton 0.35μm CMOS工艺,设计了一种低功耗、高稳定性、高瞬态响应的无片外电容低压差线性稳压器(LDO)。误差放大器为交叉耦合结构,通过调节耦合对的比例可在低电流下获得相对大带宽和高增益,从而保证系统稳定性。电路基于自适应偏置结构,动态跟随负载电流变化,为前级误差放大器提供偏置电流,提高环路带宽进而提高LDO的瞬态响应。仿真结果表明,LDO的输入范围为1.3~3.3 V,输出电压稳定在1.2 V,压差仅为100 mV;全负载范围内相位裕度(PM)最差为64.4°;负载电流在0.1μA~20 mA跳变时,欠冲电压为71.52 mV、恢复时间为526 ns,过冲电压为90.217 mV、恢复时间为568 ns,最小静态电流为5.17μA。

一款NoC总线的低功耗设计

随着集成电路技术的飞速发展,其集成度和复杂度越来越高,导致芯片功耗问题日益严重。文章提出一套兼容片上网络(Net on Chip,NoC)总线的功耗管理总线,针对不同电源域进行低功耗管理,通过电源域开关协议将电源域状态同步到事务活动,且不影响系统其他部分的操作。实验结果表明,功耗管理总线具有低成本、协议简单、兼容性好、轻量级等优势。

机载液晶显示模组轻量化及低功耗技术研究

针对机载设备轻量化和低功耗的要求,提出了基于支框的机载液晶显示模组加固方式,采用有限元迭代仿真计算,优化散热板加强筋设计,减轻结构重量;基于2 mm超薄导光板,通过LED选型、LED排布对现行背光灯板进行设计改进,提升了超薄导光板光耦合效率。经计算和测试验证,改进后的方法可显著降低液晶显示模组背光功耗。