SRAM泄漏功耗分析和估算

SRAM的泄漏功耗是超大规模集成电路设计中需要满足的一个重要指标,对SRAM泄漏功耗的估算也是设计中需要解决的一个重要问题.通过分析SRAM的结构组成,建立各组成部分在不同工作状态下的泄漏功耗模型,利用建立模型进行功耗估算.仿真结果表明,建立的模型能够对不同尺寸的SRAM的泄漏功耗进行快速的估算,而且误差可以接受.

面向访问需求的数据缓存泄漏功耗管理方法

本文提出面向访问需求的数据缓存泄漏功耗管理方法,根据访存指令对数据缓存的访问需求控制数据缓存的活动.当流水线中未发现访存指令时,将整个数据缓存保持在非活跃状态;而当发现访存指令进入流水线时,采用两种数据缓存访问控制策略以及对这两种策略的动态选择机制,在流水线早期捕获访存地址的访问需求,对数据缓存的活动作出精细控制.实验结果表明,在平均情况下,本文方法将数据缓存的泄漏功耗降低85.4%,而处理器性能提升4.41%,比传统方法在功耗与性能方面均达到更优结果.

CMOS电路泄漏功耗估算与降低方法研究

为了减小深亚微米互补金属氧化物半导体(CMOS)电路待机模式下的泄漏功耗,须寻找使电路泄漏功耗最低的最小泄漏向量(MLV).为此,提出了一种基于泄漏功耗库的线性规划功耗模型,并在此基础上提出了基于改进的遗传算法搜索电路MLV的方法.线性规划模型根据电路泄漏功耗库中各个基本单元的状态对应的泄漏功耗值,来估算整个门级电路的泄漏功耗.遗传算法利用线性规划模型作为评价函数,通过对输入向量集进行自然选择、交叉、变异操作,搜索使电路泄漏功耗最低的MLV.仿真结果表明,搜索到的MLV可以显著降低电路的泄漏功耗,而且易于实现,能够应用于超大规模集成电路泄漏功耗的估计和降低.

一种考虑漏电流功耗的快速校正线性模型的瞬态热分析方法

随着集成电路特征尺寸不断缩小,三维集成电路越来越受重视。然而,由于三维集成电路采用多层堆叠,导致芯片内部能量密度极高、散热困难。因此,精确的三维集成电路热分析是控制三维集成电路温度的重要前提。此外,实验结果表明稳态和瞬态热分析的温度差异可高达60 K,因此,在某些温度敏感的关键场景中,快速、准确的瞬态热分析是必不可少的。基于已有文献提出的漏电功耗校正线性模型稳态热分析方法,本文进一步提出了快速校正线性模型方法应用于瞬态热分析问题中。该方法采用后向欧拉法对时间进行离散,并通过减少每个时刻点中迭代方程雅可比矩阵的更新以提高计算效率。实验结果表明:本文提出的方法在最高温差不超过0.521 K的精度下,相比已有的方法有约1.3~3.1倍的加速效果。

一种降低流水化指令缓冲存储器泄漏功耗的设计方法(英文)

流水化的指令缓冲存储器通常被用于高频率处理器中,以提高取指带宽。然而,在以往的研究工作中,对流水化指令缓冲存储器的泄漏功耗问题关注较少。在工作中发现流水化的指令缓冲存储器较之传统的指令缓冲存储器能够更好地提供降低泄漏功耗的机会。通过这一观察,提出根据取指地址的要求来动态管理指令缓冲存储器中行的活动——仅仅使需要访问的行处于正常活动状态,而其他行均被控制在低电压模式下,从而大幅度降低这些行的泄漏功耗。通过模拟评测发现,该方法使流水化的指令缓冲存储器的泄漏功耗降低了77.3%,而处理器的性能损失仅为0.32%。

一种降低电路泄漏功耗的多阈值电压方法

目前,多阈值电压方法是缓解电路泄漏功耗的有效手段之一。但是,该方法会加重负偏置温度不稳定性(NBTI)效应,导致老化效应加剧,引起时序违规。通过找到电路的潜在关键路径集合,运用协同优化算法,将关键路径集合上的门替换为低阈值电压类型,实现了一种考虑功耗约束的多阈值电压方法。基于45nm工艺模型及ISCAS85基准电路的仿真结果表明,在一定功耗约束下,该方法的时延改善率最高可达12.97%,明显优于常规多阈值电压方法。电路的规模越大,抗泄漏功耗的效果越好。

数据加密标准旁路攻击差分功耗仿真分析

器件在加密过程中会产生功率、电磁等信息的泄漏,这些加密执行过程中产生的能量辐射涉及到加密时的密钥信息;文章首先简单分析了CMOS器件工作时产生功耗泄漏的机理,即与门电路内处理数据的汉明距离成正比;详细分析了DES加密过程的功耗轨迹,建立了DES加密过程中的功耗泄漏模型,并利用该模型建立了差分功耗分析(DPA)仿真平台;通过这个仿真平台在没有复杂测试设备与测试手段的情况下,对DES加密实现在面临DPA攻击时的脆弱性进行分析,全部猜测48位子密钥所须时间大约为6分钟,剩下的8位可以通过强力攻击或是附加分析一轮而得到;可见对于没有任何防护措施的DES加密实现是不能防御DPA攻击的。

一种基于最大偏差的AES功耗分析攻击方法

针对高级加密标准(AES)密码算法的电路实现,提出了一种改进的功耗攻击方法.该方法的基本思想是选取2次不同明文输入下的汉明重量差为改进功耗模型,通过选择明文能够最大可能性地增大功耗偏差,从而恢复出密钥.采用UMC0.25μm1.8v标准CMOS工艺库,利用Synopsys公司的EDA工具得到AES电路加密过程的功耗仿真曲线,建立起功耗攻击平台,并在此平台上进行多种功耗攻击方法的分析和比较.实验结果表明,与普通的差分功耗分析(DPA)和相关功耗分析(CPA)攻击方法比较,提出的改进攻击方法能够以适当的功耗测量次数,以及更小的计算复杂度实现DPA攻击.

DES加密实现的差分功耗分析仿真

根据CMOS器件工作时产生功耗泄漏的机理以及功耗模型，建立了DES加密过程的DPA仿真模型与仿真平台，利用这个仿真平台，在没有复杂测试设备与测试手段的情况下，分析了DES加密实现在面临DPA攻击时的脆弱性。

FPGA密码芯片差分功耗分析仿真研究

在分析FPGA组成结构特点的基础上,根据FPGA功耗产生的机理,提出了一种FPGA功耗模型。针对DES加密的DPA,实现了DPA仿真平台,并利用该模型和仿真平台验证了FPGA实现DES加密算法对DPA攻击的脆弱性。

RSA差分功耗分析攻击及防护措施

为了成功实现对RSA密码芯片的破解,从密码芯片的功耗泄漏机理入手,研究了差分功耗分析理论,针对RSA密码算法进行了差分功耗分析实验,验证了差分功耗分析对破解RSA密码算法的可行性,并提出了基于随机扫描的掩模模幂算法作为抵御差分功耗分析的防护措施。

RSA简单功耗分析攻击及防护措施研究

本文以密码芯片的功耗泄漏机理为基础,研究了简单功耗分析攻击理论,并以RSA密码算法为目标,进行了针对RSA密码算法的简单功耗分析实验,验证了简单功耗分析对于破解RSA密码算法的可行性,最后,提出了基于随机扫描的掩模模幂算法作为抵御简单功耗分析的防护措施。

一种低功耗高性能的滑动Cache方案

Cache存储器的功耗占整个芯片功耗的主要部分 针对不同类型的应用程序对指令和数据Cache的容量实时需求不同 ,一种滑动Cache组织方案被提出 它均衡考虑指令和数据Cache需求 ,动态地调整一级Cache的容量和配置 ,消除了Cache中闲置部分产生的功耗 SPEC95仿真结果表明 ,采用滑动Cache结构不但降低了一级Cache的动态和静态泄漏功耗 ,而且还降低了整个处理器的动态功耗 ,提高了性能 滑动Cache比两种传统Cache结构和DRI结构的一级Cache平均动态功耗分别降低 2 1 3%,1 9 5 2 %和 2 0 6 2 % 采用滑动Cache结构与采用两种传统Cache结构和DRI结构相比 ,处理器平均动态功耗分别降低了 8 84 %,8 2 3%和 1 0 31 %,平均能量延迟乘积提高了 1 2 2 5 %,7 0 2 %和1 3 39%

基于簇的寄存器堆功耗管理方法

本文采用软硬件协同设计技术,提出以寄存器簇为粒度对嵌入式处理器寄存器堆进行功耗管理的方法.在软件方面,面向寄存器簇的编译优化使循环程序段中寄存器的编号尽可能相邻;在硬件方面,采用寄存器簇缓冲器过滤对寄存器堆的访问并降低其动态功耗,采用基于寄存器簇的动态电压调节电路和门控预充电路降低存储单元和位线的泄漏功耗.实验结果表明,本文方法将寄存器堆的总功耗降低约44.7%,比传统方法达到了功耗、面积和延迟的更优折衷.

CMOS电路的功耗分析与降耗措施

阐述研究CMOS电路展开功耗的必要性 ,分析CMOS电路功耗组成及其影响因素 。

基于生物密钥系统的能量攻击分析

为评估生物密钥系统在侧信道攻击下的安全性能，在分析生物密钥系统结构和特点的基础上，将用户的击键生物特征和秘密共享方案相结合，设计一个基于击键的安全生物密钥系统，并通过差分能量攻击技术测量安全生物密钥系统的功耗泄漏。仿真分析表明，攻击者借助少量的功耗泄露就可以破解生物密钥系统的信息。

一种变电压多核处理器上的有效节能方法

在考虑转换开销和核间通信开销的情况下,针对变电压多核处理器上存在时间约束的含依赖任务的应用,提出了一种用于实时多核嵌入式系统开销感知的综合节能方法。该方法用RDAG算法将任务独立化后,将动态电源管理、自适应衬底偏置和动态电压调节有效地结合起来。分别用几个随机任务图和代表实际应用的任务图做2,3处理器核上的模拟实验,结果表明提出的方法优于原方法。

深亚微米下芯片后端物理设计方法学研究

随着摩尔定律的发展,90/65nm工艺下的大规模芯片越来越多,后端物理设计变得更加复杂,遇到了很多新问题,如高集成度、层次化设计、泄漏功耗、多角落-多模式、串扰噪声等,签收的标准也发生了变化。因此必须改进物理设计方法学,适应新的情况,来取得流片成功。

电路分区自比较的硬件木马检测方法

硬件木马(hardware Trojan,HT)已成为集成电路安全的主要威胁之一,HT检测是电路安全性设计的基础,传统基于门级特性描述的HT检测方法所得到的参数需要引入黄金模型进行比较,导致检测难度大和成本高。文章提出一种基于电路分区自比较的HT检测方法。首先在门级网表层将电路划分为多个区域,提取各区域电路的泄漏功耗参数;然后通过线性回归算法计算得到各区域电路的HT比例因子;最后采用自比较策略,利用所获得的木马比例因子直接实现HT检测。通过实验将该检测方法应用于ISCAS-85基准电路的HT检测,结果表明,当木马电路占基准电路的门数比例大于0.04%时,可以实现电路HT的准确检测。

功率:EDA设计中的巨大挑战

功率是能量被消耗的速率，这在十年前还不是热门，但今天已是一个重要的设计考量。系统的能耗会带来热量、耗尽电池、增加电能分配网络的压力，并且加大成本。