期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
可编程逻辑阵列减少毛刺的低功耗布线算法
被引量:
4
1
作者
黄娟
杨海钢
+2 位作者
李威
谭宜涛
崔秀海
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2010年第10期1664-1670,共7页
随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降...
随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23.4%的毛刺,降低5.4%的功耗,而关键路径延时平均仅增加1%.
展开更多
关键词
FPGA
低
功
耗
布
线
毛刺
代价函数
动态
功
耗
下载PDF
职称材料
防火墙寄存器技术的FPGA低功耗布线算法研究
被引量:
1
2
作者
黄娟
杨海钢
+2 位作者
谭宜涛
崔秀海
李威
《计算机应用研究》
CSCD
北大核心
2011年第8期2954-2957,共4页
针对减少毛刺能够有效地降低电路功耗,提出了一种基于防火墙寄存器技术的FPGA低功耗布线算法。在布线过程中,一方面运用算法增加防火墙寄存器滤掉毛刺;另一方面通过修改代价函数,动态地调节输入信号的路径,使信号到达查找表输入端的时...
针对减少毛刺能够有效地降低电路功耗,提出了一种基于防火墙寄存器技术的FPGA低功耗布线算法。在布线过程中,一方面运用算法增加防火墙寄存器滤掉毛刺;另一方面通过修改代价函数,动态地调节输入信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而有效地减少毛刺,降低电路的动态功耗。实验结果表明,在运算时间相同的情况下,与其他算法相比,该算法平均能消除约72%~81%的毛刺,降低约4%~8%的功耗,减少约23%~26%的关键路径延时,而只增加4%的触发器。
展开更多
关键词
FPGA
防火墙寄存器
低
功
耗
布
线
毛刺
查找表
下载PDF
职称材料
低频功率放大器的可靠性设计
3
作者
程正务
程大蓓
《江南大学学报(自然科学版)》
CAS
2003年第5期483-486,共4页
从三极管放大器交流负载线的物理意义出发,通过数学证明,提出了一个对研究功率放大器有指导意义的定理,并在此定理基础上给出甲类、乙类功率放大器设计的新思路,特别指出了现有各种书籍按PCM≥0 2Pom标准选择乙类功放管不合理的关键所在...
从三极管放大器交流负载线的物理意义出发,通过数学证明,提出了一个对研究功率放大器有指导意义的定理,并在此定理基础上给出甲类、乙类功率放大器设计的新思路,特别指出了现有各种书籍按PCM≥0 2Pom标准选择乙类功放管不合理的关键所在,重新推导出了PCM≥0 5Pom的稳妥的新标准 实践证明,按文中方法设计的功率放大器在获得准最大功率情况下。
展开更多
关键词
甲类放大器
乙类放大器
交流负载
线
功耗线
二次击穿临界
线
下载PDF
职称材料
2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法
被引量:
6
4
作者
王伟
张欢
+4 位作者
方芳
陈田
刘军
李欣
邹毅文
《电子学报》
EI
CAS
CSCD
北大核心
2012年第5期971-976,共6页
三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且...
三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.
展开更多
关键词
三维芯片
布图规划
过硅通孔
热量
互连
线
功
耗
下载PDF
职称材料
题名
可编程逻辑阵列减少毛刺的低功耗布线算法
被引量:
4
1
作者
黄娟
杨海钢
李威
谭宜涛
崔秀海
机构
中国科学院电子学研究所可编程芯片与系统研究室
中国科学院研究生院
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2010年第10期1664-1670,共7页
文摘
随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23.4%的毛刺,降低5.4%的功耗,而关键路径延时平均仅增加1%.
关键词
FPGA
低
功
耗
布
线
毛刺
代价函数
动态
功
耗
Keywords
FPGA
low power routing
glitch
cost function
dynamic power
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
防火墙寄存器技术的FPGA低功耗布线算法研究
被引量:
1
2
作者
黄娟
杨海钢
谭宜涛
崔秀海
李威
机构
中国科学院电子学研究所可编程芯片与系统研究室
中国科学院研究生院
出处
《计算机应用研究》
CSCD
北大核心
2011年第8期2954-2957,共4页
基金
国家重大科学研究计划资助项目(2011CB933202)
文摘
针对减少毛刺能够有效地降低电路功耗,提出了一种基于防火墙寄存器技术的FPGA低功耗布线算法。在布线过程中,一方面运用算法增加防火墙寄存器滤掉毛刺;另一方面通过修改代价函数,动态地调节输入信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而有效地减少毛刺,降低电路的动态功耗。实验结果表明,在运算时间相同的情况下,与其他算法相比,该算法平均能消除约72%~81%的毛刺,降低约4%~8%的功耗,减少约23%~26%的关键路径延时,而只增加4%的触发器。
关键词
FPGA
防火墙寄存器
低
功
耗
布
线
毛刺
查找表
Keywords
FPGA
firewall register
low power routing
glitch
lookup table
分类号
TP301 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
低频功率放大器的可靠性设计
3
作者
程正务
程大蓓
机构
江南大学通信与控制工程学院
无锡市供电公司
出处
《江南大学学报(自然科学版)》
CAS
2003年第5期483-486,共4页
文摘
从三极管放大器交流负载线的物理意义出发,通过数学证明,提出了一个对研究功率放大器有指导意义的定理,并在此定理基础上给出甲类、乙类功率放大器设计的新思路,特别指出了现有各种书籍按PCM≥0 2Pom标准选择乙类功放管不合理的关键所在,重新推导出了PCM≥0 5Pom的稳妥的新标准 实践证明,按文中方法设计的功率放大器在获得准最大功率情况下。
关键词
甲类放大器
乙类放大器
交流负载
线
功耗线
二次击穿临界
线
Keywords
class A amplifiers
class B amplifiers
dynamic load characteristic
collector dissipation characteristic
twice broken boundary characteristic
分类号
TN710.2 [电子电信—电路与系统]
下载PDF
职称材料
题名
2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法
被引量:
6
4
作者
王伟
张欢
方芳
陈田
刘军
李欣
邹毅文
机构
合肥工业大学计算机与信息学院
情感计算与先进智能机器安徽省重点实验室
合肥工业大学管理学院
出处
《电子学报》
EI
CAS
CSCD
北大核心
2012年第5期971-976,共6页
基金
国家自然科学基金(No.61106037)
博士点基金新教师项目(No.200803591033)
+2 种基金
计算机体系结构国家重点实验室开放课题(No.CARCH201101)
合肥工业大学研究生教改项目(No.YJG2010X10)
中央高校基本科研业务费专项资金
文摘
三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.
关键词
三维芯片
布图规划
过硅通孔
热量
互连
线
功
耗
Keywords
three-dimensional chip
floorplaning
through silicon via
thermal
interconnect power
分类号
TP391 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
可编程逻辑阵列减少毛刺的低功耗布线算法
黄娟
杨海钢
李威
谭宜涛
崔秀海
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2010
4
下载PDF
职称材料
2
防火墙寄存器技术的FPGA低功耗布线算法研究
黄娟
杨海钢
谭宜涛
崔秀海
李威
《计算机应用研究》
CSCD
北大核心
2011
1
下载PDF
职称材料
3
低频功率放大器的可靠性设计
程正务
程大蓓
《江南大学学报(自然科学版)》
CAS
2003
0
下载PDF
职称材料
4
2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法
王伟
张欢
方芳
陈田
刘军
李欣
邹毅文
《电子学报》
EI
CAS
CSCD
北大核心
2012
6
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部