基于VMT的USB2.0功能验证平台的设计与实现

针对大规模混合SoC功能验证速度慢的问题,在基于USB 2.0数据传输的SoC设计基础上,提出了一种能快速验证USB 2.0协议的功能验证平台。使用验证模型技术,通过硬件描述语言搭建了完整的协议验证平台,包括Vera语言编写的主机VIP、用Verilog语言编写的数字化USB收发器、串行接口引擎、端点缓存器、增强型8051核和外部程序存储器。完成了对USB 2.0底层协议的功能验证,包括高速握手协议、高速/全速设备枚举及高速/全速设备数据传输,实验仿真结果与USB 2.0协议规范完全符合。该平台能降低对USB 2.0接口进行功能协议一致性验证的难度,并有助于缩短大规模数模混合SoC的开发周期。

基于Simulink代码生成的FPGA信号处理系统仿真验证平台

基于FPGA的数字信号处理系统具有高速、低成本、可维护性等多方面优势,应用范围日益广泛,但是随着FPGA数字信号处理系统规模和复杂度不断提高,传统功能验证方法存在仿真平台搭建难度大、效率低的问题。为了提升仿真验证平台开发效率和规范性,提出一种基于Simulink代码自动生成技术的联合仿真验证平台。该平台使用Simulink HDL Coder基于模型的方法搭建仿真环境中复杂数字信号处理部分,通过模型仿真后直接生成HDL代码,最终在IES中进行整个系统的仿真验证。通过搭建SMA基带信号处理系统仿真验证平台,验证了该方法的有效性。研究结果表明,这种仿真平台搭建方法除了验证用例和部分通用接口以外,所有算法的相关设计代码都是Simulink自动生成,从而简化了仿真平台开发流程,有效提升了仿真平台的开发效率和可靠性。

总线事务级验证模型仿真性能研究

系统芯片的功能验证一直是芯片设计中最具挑战性的部分。基于事务的验证方法学被用来解决功能验证中的困难。该方法学通过提高验证的抽象层次来降低验证复杂度。但同时也对使用该方法学构建的验证平台组件可重用性有了更高的要求。其中总线功能模型可以在验证中模拟设计中的其他模块,是构建验证平台的重要组件。本文在方法学的基础上,讨论了两种类型的总线功能模型,并给出了verilog硬件描述语言的实现模型,最后通过实验比较了两种总线功能模型的仿真性能。

电子新闻

新器件CADENCE 推出加速器/仿真器新产品日前,Cadence 设计系统公司推出 CadenceInci-sive(r)Design Team Xtreme Ⅲ Systems,它是 Incisive功能验证平台中的 Incisive Xtreme 系列加速器/仿真器的新一代产品。Xtreme Ⅲ Systems 充分考虑了设计工程师的需求,为模拟设计师提供将硬件辅助验证的强大功能。Xtreme Ⅲ Systems 可大幅简化模拟和加速引擎、整合验证管理和调试环境之间的移动能力,并支持高级验证法,如基于断言和事务处理的加速。Xtreme Ⅲ是最高密度(每门数量)的加速/仿真系统,提供了双倍于Xtreme Server 的性能,可获得10～10万倍的模拟性能,单个机箱最多可达7200万门。Xtreme Ⅲ的模拟式、以事件为驱动的环境为设计团队提供了大量验证过程的自动化能力。这些能力包括将"Incisive Design Team Manager"与计划及指标为驱动的闭合管理相结合,与"Incisive SimVision"模拟调试环境相结合,并且支持"SystemVerilog Assertions...