数字阵列雷达系统的BIT设计

随着现代电子技术的发展,数字阵列雷达已从概念、关键技术研究、实验系统研究转到工程化实用化阶段。同时数字阵列雷达的高集成度给测试和维修带来一定的难度,本文结合某型数字阵列雷达的测试性设计,给出了一个典型的数字阵列雷达BIT设计方案,该方案在实际运用中获得了较好的评价。

基于DSP+CPLD的捷联航姿系统设计与实现

针对捷联航姿系统高精度、小型化、高可靠性的发展需求,文中研究并实现了基于DSP+CPLD导航计算机的光纤航姿参考系统,在导航计算机设计中充分体现了DSP处理器实时解算和CPLD控制信号的双重优点。系统软件可实现加电BIT、磁罗差标定、CRC校验的存储器自检、捷联航姿解算和模糊自适应内阻尼卡尔曼滤波等功能。通过大量的试验验证了硬件的可靠性和算法的有效性。样机实验结果表明基于DSP和CPLD导航计算机的捷联惯性航姿系统性能稳定,满足系统的精度设计要求。