集成电路功耗优化技术综述

数字电路的低功耗设计主要分为动态功耗优化和静态功耗优化两类.对这两类方法分别进行了探讨,介绍了现存的典型算法,分析了目前功耗优化的热点问题,如微处理器设计、动态电源管理和动态电压调整等,指出了当前仍需要解决的问题.

UHF RFID电子标签芯片低功耗设计及时钟树优化

超高频射频识别标签(UHF RFID)的一个重要指标是工作距离,而提高工作距离的有效方法是降低标签工作功耗。针对一款基于EPC Class-1 Generation-2/ISO18000-6C协议的RFID芯片,提出一种数字后端设计中时钟树动态功耗的优化方法,该方法可以在已完成布局布线的版图上进一步降低动态功耗。在时钟频率1.28MHz、返回频率170 kHz条件下,功耗仿真结果由1.58μW降低到1.357μW。已在TSMC 0.18μm工艺下流片,室温情况下准备阶段样品测试结果数字功耗为0.752 5μW,与后仿真结果0.750 0μW接近,实测激活灵敏度为-18.5 dBm。