抗电磁侧信道攻击的AESS盒设计

根据改进的动态差分掩码防护逻辑以及集成电路的半定制流程设计高级加密标准S盒,采用TSMC0.18μm工艺实现基于3种不同逻辑单元的S盒,并对其抗电磁侧信道攻击性能进行评估。实验结果表明,基于掩码防护逻辑的S盒电磁辐射与输入数据相互独立,能克服双轨电路信号线不平衡导致的信息泄漏问题,从而增强电路的抗电磁侧信道攻击能力。