基于种群协同进化算法的固定极性动态逻辑电路功耗优化

基于电路的动态逻辑实现形式,建立了固定极性XNOR/OR电路低功耗极性优化问题的数学模型;针对传统遗传算法(TGA)和量子算法(TQA)的优势和不足,借鉴合作型协同进化思想,提出了种群协同进化算法(PCEA)。该算法包含主体种群和小规模的量子比特种群,采取两种群并行进化、统一评估和主体种群择优重组的进化策略。主体种群采用包括选择、交叉和变异在内的常规进化方式。量子比特种群采用均匀进化和多次测量的进化方式,以便得到一组尽可能均匀覆盖解空间的个体补充到主体种群,避免算法出现"早熟"现象。最后,8个MCNC Benchmark电路的测试结果表明了PCEA的优化效果及其稳定性。

基于数据驱动动态逻辑电路的桶形移位器设计

介绍了一种新型数据驱动的动态逻辑电路。该电路去除了时钟信号,利用适当的输入数据来保持电路正确的逻辑操作。基于数字驱动的动态逻辑电路,设计了一种新型低功耗、高性能的8位桶形移位器。仿真结果表明,在相同的工作频率下,与基于传统动态逻辑电路的8位桶形移位器相比,新型8位桶形移位器的版图面积减少了40%,速度提高了17%,功耗-延迟积减少了14%。

基于单电子晶体管的动态全加器电路设计

基于单电子晶体管的I-V特性,运用CMOS动态电路的设计思想,提出了一种基于单电子晶体管的全加器动态电路,利用SPICE对设计的电路进行了仿真验证,分析了电荷分享问题。相对于静态互补逻辑电路的设计方法,基于单电子晶体管的动态逻辑电路不仅克服了单电子晶体管固有的电压增益低的缺点,而且器件数目也大幅减少。多栅SET的使用可以减少电荷分享问题对动态电路的影响。

一种动态CMOS逻辑电路中互连线网的功耗估计方法

提出并证明了一种简便、快速的功耗估计方法:通过加入异或门将动态CMOS逻辑电路中的耦合电容变为接地电容,变换后的电路与原电路具有完全相同的功耗,从而可以采用现有的门级功耗估计工具求得整个电路的功耗。考察了在已知节点信号概率和节点信号间相关系数的条件下,通过相关系数法得到互连线网功耗的方法。可以证明,两种方法是等价的,即加入异或门可以隐含地保证信号的相关性,并且去耦过程毫无精度损失。最后,通过加入更复杂的逻辑电路,还可以将静态CMOS电路去耦,从而可以利用传统的动态电路的节点概率方法求出静态电路的功耗。

适用于异步微处理器的16位自定时ALU

针对嵌入式微处理器设计中提出的高性能 ,低功耗的要求 ,提出了一种面向异步微处理器的由动态电压级联逻辑电路 (DCVS)构成的 1 6位自定时 ALU。在综合考虑面积、速度、功耗及指令的统计分布情况下 ,该