一种基于动态部分重构的FPGA自修复控制器

由于FPGA具有灵活性高、开发周期短和性能强等优点,被广泛应用于航空航天自动化电子设备中。以航空航天强辐射环境下SRAM型FPGA易受到单粒子效应的影响、会导致电子设备发生故障为研究背景,以提高SRAM型FPGA的可靠性、硬件资源利用率和减少故障修复时间为目标展开研究。基于FPGA动态部分重构技术设计了一种自修复控制器,能够根据系统的故障自检测信号,自主完成FPGA故障区域中部分位流的调度和配置刷新,有效缓解了单粒子应对FPGA器件造成的影响。实验证明:该自修复控制器的可行性和高效性可提高航空航天自动化电子设备的安全性和可靠性。

动态部分重配置及其FPGA实现

动态部分重配置充分利用了FPGA芯片提供的可重配置功能,提高了FPGA芯片的利用率,减小了FPGA芯片的配置时间,有效地提高了系统的整体性能。该文介绍了动态部分重配置的两种实现方法,并在Spartan-ⅡFPGA上进行了验证。

基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少。

动态部分可重构系统空闲资源全集管理研究

可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同M值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向栈与算法优化,有效地提高了查找空闲资源全集的性能。

FPGA动态部分重构的研究及位流信息重构的实现

FPGA动态部分重构是目前可重构系统发展领域的一大研究热点。本文首先分析了基于模块和基于差异的动态部分重构的特点,然后提出了一种基于FPGA位流文件的动态重构方法,它能够克服原有重构技术的局限性。最后对该技术下FPGA信息重构的实现进行了验证。

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。

软错误缓解动态部分可重构的抗单粒子方案

随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。

支持动态部分重构特性的异构多核体系结构

嵌入式应用固有的多样性、多变性等特点,及其对系统计算性能的苛刻要求,使嵌入式系统结构面临着严峻的挑战.通过在软硬件协同流程、底层通信接口、并行编程模型及运行环境等方面提供对动态部分重构特性的支持,将动态部分重构技术引入面向服务的异构多核(SOMP)系统,从而在不损失系统计算性能的前提下,有效地提高系统的灵活性,使系统满足更多嵌入式应用的要求.SOMP原型系统已在基于Xilinx Virtex-5FPGA芯片的开发板上实现.此外,支持动态部分重构特性的SOMP体系结构的正确性及其带来的灵活性优势通过实验得以验证.

动态部分可重构方法在SDRAM控制器中的应用

动态部分可重构方法应用于FPGA系统设计中,充分利用了FPGA芯片提供的可重配置功能,减小了FPGA芯片的配置时间。通过对可重构方法的研究,提出了基于模块化动态可重构方法应用到SDRAM控制器设计中,给出了重构流程,并对实验结果进行了分析。该方法提高了FPGA芯片的利用率,有效地提高了可重配置计算系统的整体性能。

一种针对动态部分可重构SoC软硬件划分的高效MILP模型

异构片上系统(System-on-Chip,SoC)在同一芯片上集成了多种类型的处理器,在处理能力、尺寸、重量、功耗等各方面有较大优势,因此在很多领域得到了应用。具有动态部分可重构特性的SoC(Dynamic Partial Reconfigurability SoC,DPR-SoC)是异构SoC的一种重要类型,这种系统兼具了软件的灵活性和硬件的高效性。此类系统的设计通常涉及到软硬件协同问题,其中如何进行应用的软硬件划分是保证系统实时性的关键技术。DPR-SoC中的软硬件划分问题可归类为组合优化问题,问题目标是获得调度长度最短的调度方案,包括任务映射、排序和定时。混合整数线性规划(Mixed Integer Linear Programming,MILP)是求解组合优化问题的一种有效方法;然而,将具体问题建模为MILP模型是求解问题的关键一环,不同建模方式对问题求解时间有重要影响。已有针对DPR-SoC软硬件划分问题的MILP模型存在大量变量和约束方程,对问题求解时间产生了不利影响;此外,其假设条件过多,使得求解结果与实际应用不符。针对这些问题,提出了一种新颖的MILP模型,其极大地降低了模型复杂度,提高了求解结果与实际应用的符合度。将应用建模成DAG图,并使用整数线性规划求解工具对问题进行求解。大量求解结果表明,新的模型能够有效地降低模型复杂度,缩短求解时间;并且随着问题规模的增大,所提模型在求解时间上的优势表现得更加显著。

一种基于模拟退火的动态部分可重构系统划分-调度联合优化算法

基于FPGA的动态部分可重构(Dynamically Partially Reconfigurable,DPR)技术因在处理效率、功耗等方面具有优势,在高性能计算领域得到广泛应用。DPR系统中的重构区域划分和任务调度决定了整个系统的性能,因此如何对DPR系统的逻辑资源划分和调度问题进行建模,并设计高效的求解算法是保证系统性能的关键。在建立划分和调度模型的基础上,设计了基于模拟退火(Simulated Annealing,SA)的DPR系统划分-调度联合优化算法,用于优化重构区域的划分方案和任务调度。文中提出了一种新型新解产生方法,可有效跳过不可行解及较差解,加快了对解空间的搜索并提高了算法的收敛速度。实验结果表明,与混合整数线性规划(Mixed Integral Linear Programming,MILP)和IS-k两种算法相比,提出的基于SA的算法的时间复杂度更低;且针对大规模应用,该算法能够在较短的时间内获得较好的划分与调度结果。

一种面向动态部分可重构片上系统的列表式软硬件划分算法

并行计算是提高系统资源利用率的重要手段,越来越多的多处理器片上系统通过集成具有不同功能特点的处理器来满足不同计算任务的需求。具备动态部分可重构特性的异构多处理器片上系统(Dynamic Partial Reconfiguration-Heteroge-neous Multiprocessor Systems-on-Chip, DPR-HMPSoC)因其并行性好、计算效率高而被广泛使用,而低复杂度和高求解性能的软硬件划分算法是充分发挥其计算性能优势的重要保证。已有的相关软硬件划分算法时间复杂度高,且对DPR-HMPSoC平台的支撑不足。针对上述问题,首先提出了一种列表启发式软硬件划分与调度算法,其通过构建基于任务优先级的调度列表,完成任务的调度、映射、FPGA动态部分可重构区域划分等一系列操作;接着给出了软件应用建模、计算平台建模及所提算法的详细设计方案。仿真实验结果表明,所提算法与混合整数线性规划(Mixed Integral Linear Programming, MILP)和蚁群优化(Ant Colony Optimization, ACO)算法相比,可有效减少求解时间,且时间优势与任务规模成正比;在调度长度方面,所提算法的平均性能提升了约10%。

一种基于动态部分缓存共享机制的RED改进

提出了一种基于动态部分缓存共享机制的随机早期检测 ( RED)拥塞控制改进方案 ,并给出了算法实现 ,最后通过仿真进行了性能分析 。

基于动态部分重配置技术的自动测试系统研究

为了在不中断自动测试系统运行的情况下,将实现不同测试功能的比特流文件下载到其板载FPGA中,对动态部分重配置技术进行了研究;研发了一套基于CPCI架构的测控应答机自动测试系统;自动测试系统利用动态部分重配置技术和PCI总线技术,由主控计算机软件将满足不同测试需求的部分重配置比特流文件通过PCI总线动态下载到板载FPGA中,且不影响测试系统的正常运行;测试表明利用动态部分重配置技术,自动测试系统可以将以往需要多块板卡才能实现的功能集成到一块板卡中,大大增加了系统的集成度,并有效降低了系统的硬件成本,同时也能够使自动测试系统具备在线升级功能,增加了系统的设计灵活性。

基于动态部分缓存共享机制的改进RED算法

为了解决Internet中网络业务流量不断增长而引发的网络拥塞问题,采用部分缓存共享机制对随机早期检测算法进行改进。根据网络节点缓存资源实时使用情况模糊动态调整丢弃阈值,结合采用比例调度算法,提高了网络共享资源的使用效率,保证了不同网络业务的服务质量。仿真试验结果表明,改进RED算法可以提高网络节点的成功转发率,改善关键业务的延迟指标,具有更好的拥塞控制性能。

基于聚类分区算法的FPGA高效动态部分可重构设计

当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间。因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义。在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案。该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10%,可重构面积减少了约18.5%。

基于FPGA的动态部分可重构高性能计算实现

针对大规模集群系统中的加速计算阵列或工作组内加速计算节点资源共享模式,提出了一个通用处理节点通过网络互联动态部分可重构计算节点的高性能计算体系架构,设计实现了一种基于FPGA的动态部分可重构计算节点,该动态部分可重构计算节点具备动态部分重构能力,可以根据应用需求动态加载不同的计算功能单元.基于Avnet的Virtex-4开发板,实现了基本硬件结构和动态部分可重构计算节点硬件原型,在此基础上生成全局配置数据文件及计算功能单元对应的部分配置数据文件,实现了动态部分可重构计算节点上的软件系统及远程访问接口库.实验结果表明,该设计以较小的资源实现了较多的功能,动态部分可重构计算节点可以很好的完成计算任务,并能有效地提高系统性能.

基于混合式两阶段的动态部分重构FPGA软硬件划分算法

动态部分重构的特性大大提高了硬件设计的灵活性,但传统的软硬件划分算法不再适用于针对这类硬件的系统设计。部分研究考虑了动态部分重构的特性,并建立了混合整数线性规划(MILP)模型进行求解。但是由于MILP自身的限制,求解时间特别长,只能处理规模较小的问题。为了能够处理规模较大的问题,并且缩短求解时间,该文对MILP方法进行了详细的分析,并且通过启发式算法确定部分关键任务的状态,从而减小MILP的规模,加快求解速度。实验结果表明:与传统的数学规划方法相比,在求解质量不变的情况下,该算法可以得到最高约200倍的速度提升。

一种适于动态部分可重构的NoC结构

提出了一种适用于动态部分可重构系统的NoC结构,它的主要优点是通信效率高和可扩展性好.为适应动态部分重构,NoC不仅传输普通数据,而且传输配置位流数据.NoC将每个资源节点作为一个配置区域,在网络数据包中加入类型域以区分普通数据与配置数据,并相应地将网络接口分为普通接口与配置接口.采用ModelSim对随机均匀分布模式进行了仿真测试,得出所设计网络的最高吞吐率为0.40flit·cycle-1·IP-1.为了验证系统的有效性,通过在Xilinx Virtex4xc4vsx35-10芯片上构建原型系统进行实验.结果表明,系统能在50MHz上正常工作.

菲涅耳衍射区和夫琅和费衍射区的动态部分相干光散斑场特性

研究了菲涅耳衍射区和夫琅和费衍射区动态部分相干光散斑的特性 .利用部分相干光互强度传播的理论 ,得出了在部分相干光照明时 ,由运动散射体产生的动态散斑光强时空交叉的自相关函数的一般形式 ,并由此得出了散斑沸腾和平移的一般规律 .通过适当选择光源和调整光路参数 ,在实验上得到了菲涅耳和夫琅和费衍射区的部分相干光散斑 ,对夫琅和费面上的动态部分相干光散斑的平移和沸腾现象进行了定性研究 ;采用光子计数及数据自动采集的方法 ,对部分相干光散斑随时间的演化及动态部分相干光散斑的沸腾进行了定量测量 .这些实验结果与理论结果相符合 .