电磁故障注入攻击对动态随机存取存储器安全性的影响研究

以探索电磁故障注入(EMFI)攻击对动态随机存取存储器(DRAM)的安全性影响为目标,该文使用电磁故障注入攻击平台对DRAM进行了扫描攻击,对出现的故障进行统计分类,随后基于DRAM的基本结构分析阐述了造成故障的机理,最后展示了通过电磁脉冲攻击DRAM对计算机系统的安全威胁。实验表明电磁脉冲在DRAM中既可以引起瞬时故障也可以引起持续性故障,且以多故障为主。分析发现,电磁脉冲故障攻击技术可以以低的时间和空间分辨率向DRAM的指定地址注入持续性故障。另外,该文成功地将持续性故障注入到了存储在DRAM中的AES-128程序中并破解了其密钥,证明了使用电磁脉冲对DRAM进行攻击能对计算机系统造成安全威胁,展示了DRAM安全性的研究对硬件系统安全具有重要意义。

三星电子宣布第一个50纳米1Gb动态随机存取存储器问世

据韩联社报道，三星电子宣布开发出了世界第一个50纳米1Gb动态随机存取存储器（DRAM）半导体。

动态随机存取记忆体的深槽电容器制造方法

首先对深槽电容器应用于4Mb至256Mb动态随机存取记忆体的发展做简要的回顾,以便于读者了解不同时期的记忆体元件设计概念及关键技术。后半部分以示意图方式解析256Mb深槽电容器制造工艺流程,使读者进一步了解先进记忆体产品制造上的主要挑战。

1.25VRDIMM：动态随机存取存储器

三星电子推出采用30纳米级企业服务器1．25V16GBDDR3RDIMM（RegisteredDualInlineMemoryModule）产品。

面向高性能众核处理器的超频DDR4访存结构设计

从高性能众核处理器的多路DDR4嵌入式工程应用出发,设计一种高密度DDR4串推互连结构,提出一种基于不同激励码型的仿真分析方法。采用双面盲孔印制板工艺折叠串推访存结构设计,解决地址组信号概率性出错问题。在压力测试环境下实测读/写信号波形良好,支持信号超频可靠传输,标称2666 Mbps的DDR4存储颗粒可以在3000 Mbps速率下长时间稳定运行。已在神威E级原型机等多台套大型计算装备研发中得到规模化推广应用,产生了良好的技术效益。

基于原子层沉积的高介电常数材料在DRAM中的应用

叙述了基于原子层沉积(ALD)薄膜沉积技术的铪基、锆基、钛基和钼基高介电常数(high-κ)材料的基本性能、研究现状及其在动态随机存取存储器(DRAM)中的应用。分析表明,向氧化钛、氧化锆和氧化钼中掺杂铝、铱、钌、钽等元素形成的复合high-κ材料具备更优的热力学和电学性能。基于材料物性、工艺设备等局限,仍然存在较多难题,如保证薄膜完全均匀生长、优化掺杂量、抵抗掺杂后的载流子迁移率下降等。

动态随机存储器的故障溯源

多种来源的漏电流和寄生电容会引起DRAM的故障,在DRAM开发期间,工程师需仔细评估这些故障模式,当然也应该考虑工艺变化对漏电流和寄生电容的影响。从20n m技术节点开始,漏电流一直都是动态随机存取存储器(DRAM)设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常,D R A M设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为D R A M器件设计中至关重要的一个考虑因素。

DRAM芯片的最新研制进展与发展趋势

介绍了动态随机存取存储器(DRAM)的最新制造技术、0.1μm特征尺寸理论极限的突破和相关新技术的进展,并展望了3种非易失性随机存取存储器(NVRAM),如FRAM、相变RAM、MRAM和BiCMOS技术的开发前景与发展趋势。

Base型Camera Link脱机存储系统设计

为解决现有Base型Camera Link相机需要专用采集卡和系统机才能存储的问题,设计了基于FPGA的脱机存储系统。该系统使用两片SDRAM交替缓存图像后,经乒乓操作存储到两块IDE固态硬盘中。该系统实现了分辨率为640×480,帧频为100f/s的10位图像数据存储。实验表明系统实现了图像数据的完整存储。

高速DSP与SDRAM之间信号传输延时的分析及应用

在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的具体方法。

用FPGA实现嵌入式视频图像信号实时采集

提出了一种基于FPGA的嵌入式视频图像信号实时采集系统,采用SAA7111A对信号进行A/D变换,并用FPGA与SDRAM实现大容量的双帧缓存。详细说明双口存储器、有限状态机的实现及隔行扫描到逐行扫描的转换、乒乓互锁工作机制等。本系统可用在安全监控、工业图像检测、机器视觉等领域。

一种基于LCoS时序彩色显示降低SDRAM时钟频率的方法

提出了一种3W_FIFO+1SDRAM+1R_FIFO架构的LCoS时序彩色显示系统,降低了对SDRAM时钟频率的要求,提高了系统稳定性。分析了常规LCoS时序彩色显示和本文研究的改进型硬件架构上的不同,改进型通过3个W_FIFO将RGB数据分开存储到SDRAM不同位置,再通过R_FIFO从SDRAM不同位置读出分离的RGB信号,以此来提高数据传输效率;接着通过理论计算和Modelsim软件仿真,来验证系统在降低SDRAM的时钟频率情况下,也能够正常稳定工作。

光域存储技术及其应用最新研究进展(本期优秀论文)

光域存储能够为光信号提供光域内的存储而不需经过光-电-光的变换,光域存储技术及基于光域存储的各种全光处理器件成为研究的热点。对准光存储、利用光波导介质和色散介质实现的光域存储技术近两年的最新发展及应用做了论述。

应用于DRAM的BST薄膜制备与性能研究

BaxSr1-xTiO3(BST)是动态随机存取存储器(DRAM)中常规电容介质SiO2的替代材料。用溶胶-凝胶(Sol-Gel)法在Si及Pt/Ti/SiO2/Si基片上制备出了较高品质的BST薄膜。系统地研究了在不同退火条件下薄膜的结晶情况、微结构和电学性能。在室温100kHz下,薄膜的介电常数为230。在3V的偏压下,薄膜的漏电流密度为1.6×10-7A/cm2。利用HCl/HF刻蚀溶液成功获得了分辨率达到微米量级的BST薄膜微图形。

大数据中心固态存储技术研究

比较SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)、闪存、磁盘和磁带等存储技术的性能,描述存储器层次结构,分析大数据中心云存储系统部署固态硬盘需克服的限制条件及两种用于遏制写入放大的技术,列举RAMCloud和Memcached两大实例,说明一致性散列算法的原理和应用。

可配置及历史信息感知的多级缓存策略

传统磁盘存储设备因其固有的机械特性,已不能满足当前的数据密集型应用程序的需求。基于闪存的固态存储设备(solid state drive,SSD)的出现改善了这种情况,并被广泛用作缓存以降低内存与磁盘之间的性能差距。针对由DRAM和SSD构成的多级缓存,提出了一种可配置的历史信息感知的多级缓存替换策略Charm.Charm允许用户配置应用的访问模式、读写模式等多项内容,并且还可以根据应用对文件的历史访问信息来判断访问模式,从而能够适应访问模式的变化.此外,Charm过滤掉那些只访问一次的数据,将多次访问的热数据缓存至SSD,减少对SSD的写入次数,提升SSD寿命.使用MCsim对Charm与现有的多级缓存替换算法进行了对比测试,在实际的工作负载下,Charm优于其它多级缓存算法.

优化内存系统能效的DRAM架构研究综述

介绍了不同层次优化内存系统能效研究的现状,对通过修改动态随机存取存储器(DRAM)架构优化内存系统能效的研究进行了详细论述。概述了通过修改内存控制器和操作系统实现的高能效DRAM系统的研究。着重介绍了通过修改DRAM架构实现内存系统能效优化的研究,并将这些研究分为"低延迟的DRAM架构"和"低功耗的DRAM架构"两大类进行介绍,其中低延迟架构的研究包括优化关键操作、降低平均访存延迟以及提升请求并发度等3个方面;低功耗的架构研究包括细粒度激活、低功耗与低频率芯片、优化写操作、优化刷新操作以及多粒度访存等5个方面。最后给出了关于修改DRAM架构实现内存能效优化的总结和展望。

微型近红外光谱仪的光谱信号采集系统设计

基于工业、农业、医药检测以及航空航天领域对微型近红外光谱仪的便携化使用需求,本文针对微型近红外光谱仪的嵌入式系统开展设计研究。光谱信号采集系统是微型近红外光谱仪嵌入式系统的一个重要组成部分,包括数据采集、存储以及实时传输等部分。本文以现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)为主控芯片,同步动态随机存取存储器(Synchronous Dynamic Random Access Memory,SDRAM)为数据存储芯片,配合FPGA芯片内的先进先出存储器(First Input First output,FIFO)进行数据的读写缓存。相对于传统的光谱信号采集方案,本论文提高了数据的存储容量、减小了系统的硬件体积便于近红外光谱仪的微型化。同时,SDRAM作为数据存储芯片相对于传统方案来说价格更为低廉,因此整个系统的硬件成本大大降低。通过编写相应的功能测试文件对系统的控制逻辑进行了验证,结果表明光谱信号采集系统的时序控制逻辑可行,能够正确控制光谱信号采集、大容量存储和实时传输等操作。

一种适用于DDR SDRAM控制器的DLL新结构

提出了一种适用于DDR SDRAM控制器的DLL新结构,在不同的工艺、电压和温度(PVT)条件下,DDR SDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256M133MHz DDR SDRAM和1.5V、0.16μm CMOS标准单元库,模拟和测试结果都表明了该结构的正确性。该结构同样可用于其它不同PVT条件下需要固定延迟的电路。

外部高速缓存与非易失内存结合的混合内存体系结构特性评测

以非易失性存储器(NVM)作为主存且以动态随机存取存储器(DRAM)作为片外高速缓存(EC),是一种可以满足大数据应用内存容量需求的新型混合内存结构(ECNVM)。该结构同时具有NVM的大存储容量和DRAM的低存取延迟的优点。传统的结构是以片内SRAM作为片内高速缓存(IC)且以DRAM作为主存(IC-DRAM)。与ICDRAM相比,EC-NVM在容量比、延迟比方面均有显著不同,导致在IC-DRAM场景下的设计方法和优化策略直接迁移到EC-NVM上未必有良好的效果。本文评测了 EC-NVM的体系结构特性(包括高速缓存粒度、关联度、替换算法、预取算法等),获得了指导ECNVM结构的设计和优化的一系列发现。