32位高速动态CMOS超前进位加法器的研究

针对TSPC、NSTSPC、ANT等动态电路所存在的缺点,本文介绍了一种新型的动态电路结构-DPANL,即双通路N逻辑动态电路。本文首先对TSPC、NSTSPC和ANT三种电路存在的缺点进行了分析,然后重点分析了DPANL动态电路的工作原理及其优势。并采用DPANL和ANT两种动态电路实现了32位超前进位结构的加法器,Nanosim的仿真结果表明,采用DPANL电路实现的加法器具有速度快、功耗小的特点。

动态CMOS电路的电流测试

本文通过对具有引起低阻抗的内部桥接缺陷的单相动态模块进行单相时钟动态CMOS集成电路的电流测试分析,得出结果表明,电流测试是对通常逻辑测试方法的有效补充。由于内部桥接缺陷在电路中产生不高不低的电平,使得基于电平比较的逻辑测试方法难以奏效。本文还给出可进行电流测试的单相内部桥接的理论范围。

低功耗CMOS三值动态双传输管逻辑电路

为实现多值逻辑电路,提出了一种新的采用双传输管逻辑的多值逻辑(MVL)电压型动态电路设计方案.基于该方案设计了三值反相器、文字运算电路、三值与门/与非门和或/或非门等基本电路,并采用标准CMOS工艺来实现这些电路.通过在预充电阶段将输出信号预充至逻辑值“1”来避免电路级联时的电荷再分配问题.采用双传输管逻辑结构来保证输出信号具有完整的逻辑摆幅和高噪声容限.分析结果表明,新设计方案消除了输出悬空态,其规则结构使得输入信号的负载对称性好,减少了延迟时间对输入数据的依赖.采用0.25μmCMOS工艺参数及3V电源的SPICE模拟结果验证了所提出的电路具有高速及低功耗的特点.

一种动态CMOS逻辑电路中互连线网的功耗估计方法

提出并证明了一种简便、快速的功耗估计方法:通过加入异或门将动态CMOS逻辑电路中的耦合电容变为接地电容,变换后的电路与原电路具有完全相同的功耗,从而可以采用现有的门级功耗估计工具求得整个电路的功耗。考察了在已知节点信号概率和节点信号间相关系数的条件下,通过相关系数法得到互连线网功耗的方法。可以证明,两种方法是等价的,即加入异或门可以隐含地保证信号的相关性,并且去耦过程毫无精度损失。最后,通过加入更复杂的逻辑电路,还可以将静态CMOS电路去耦,从而可以利用传统的动态电路的节点概率方法求出静态电路的功耗。

低功耗动态三值CMOS D触发器设计

低功耗设计在当前超大规模集成电路中越来越重要.本文以一种没有直流功耗,具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础,结合简单三值差分逻辑(STDL)的结构,设计了一种低功耗动态三值CMOS D触发器.该触发器能很好地实现动态D触发器的逻辑功能,并且具有结构简单、芯片面积小、时钟简单等优点.Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点,它比二值动态TSPCL D触发器节省近35%的能耗.

一种GHz高频应用的低失调高速CMOS动态比较器

提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构,提升差模增益,进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声,改善输出级失调,并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块,优化版图面积,在锁存器中构建正反馈回路,加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计,结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明,在1.2 V电源电压和1 GHz采样时钟控制下,平均功耗为117.1μW;最差SS工艺角对应的最大输出延迟仅为153.4 ps;1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比,该动态比较器的电压失调和高速延时等参数有明显优势。

低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.

基于新型D触发器的双模前置分频器

在锁相环频率合成器中 ,双模前置分频器是一个速度瓶颈。分析了双模前置分频器的工作原理 ,提出了提高其工作速度的方法 ,包括给出一种新型高速CMOS动态D触发器的设计以及同步分频器的改进。经CadenceSpectre仿真 ,在0 .8um CMOS工艺 ,电源电压为 5V的条件下 ,最高频率达到了 2 .0GHZ ,其速度和集成度远远超过静态CMOS电路。