集成电路芯片制造中电化学机械平整化技术的研究进展

大马士革(Damascene)结构的Cu/低k介质材料互连技术为集成电路芯片制造提出了方向和挑战。电化学机械平整化(ECMP)作为化学机械平整化(CMP)的一种拓展加工手段,可对传统CMP技术进行补偿,可对含有易损多孔电介质材料的新型互连结构进行低压力平整化。比较了ECMP和CMP的特点,对ECMP技术的研究现状和发展趋势进行了综述。指出ECMP过程控制的深层次的技术基础是摩擦电化学理论,只有深入系统地研究ECMP过程中的外加电势、摩擦磨损、化学反应三者间的相互作用,才能揭示ECMP过程中材料的加速去除原理和超光滑无损伤表面的形成机理。

电压对铜电化学机械平整化性能影响的实验研究

在质量分数30%有机膦酸(HEDP)和0.02 mol/L苯骈三氮唑(BTA)电解液中,模拟实验研究静、动态下电压对铜的电化学机械平整化材料去除率和表面质量的影响规律。实验结果表明,铜在30%HEDP+0.02 mol/L BTA电解液中的钝化电压区间为0.2～1.1 V,当阳极电势为0.5 V时,BTA的腐蚀抑制效率接近90%;静、动态下铜的材料去除率均随施加电压的增大而增大,但施加电压过大,铜表面出现腐蚀坑;在不降低表面质量的前提下,当外界施加电压0.5 V时,能较好地平衡电化学作用与机械作用,达到较高的材料去除率。

用于量子电压基准中约瑟夫森结阵列的CMP平整化工艺研究

化学机械平坦化(chemical mechanical planarization,CMP)工艺处理SiO_(2)绝缘层是一种获得高度集成化超导电路的关键技术,尤其适合于多层堆叠约瑟夫森结阵列器件的平整化。设计了应用于热氧化生长的SiO_(2)薄膜和化学气象沉积生长的SiO_(2)薄膜的CMP工艺,得出两种薄膜的抛光速率分别为2 nm/s和3 nm/s,晶圆的全局材料去除高度差均在20 nm以内。并将CMP工艺应用到约瑟夫森结阵列的制作流程,结单元结构AFM高度轮廓扫描显示台阶高度由240 nm减小到约25 nm,其上的SiO_(2)绝缘层2×2μm^(2)区域内的表面粗糙度为0.535 nm,提供了后续器件制备所需的工艺窗口。